

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 10-308507

(43)Date of publication of application : 17.11.1998

(51)Int.Cl.

H01L 27/146

H01L 27/14

H04N 1/028

H04N 5/335

(21)Application number : 09-203817

(71)Applicant : TOSHIBA CORP

(22)Date of filing : 14.07.1997

(72)Inventor : YAMASHITA HIROSHI
IHARA HISANORI
YAMAGUCHI TETSUYA
INOUE IKUKO
NOZAKI HIDETOSHI

(30)Priority


Priority number : 09 48068 Priority date : 03.03.1997 Priority country : JP

(54) SOLID-STATE IMAGE SENSING DEVICE AND ITS APPLICATION SYSTEM

(57)Abstract:

PROBLEM TO BE SOLVED: To prevent remarkable deterioration of reproduced image by leak current generated by depletion of crystal mismatching in an area near an isolation region.

SOLUTION: A p-n junction surface is formed not to allow crystal mismatching 26 of a silicon board existing in an area near an isolation insulation layer 23 in a circumference of a photoelectric conversion part, such as a photodiode and a p-n junction depletion layer 25 of a photodiode to overlap each other on a semiconductor board 21. A p⁺-region 24 for isolation is formed in a part wherein an n-type region 22 is not formed below the isolation insulation layer 23. A depth of the n-type region 22 from a board surface of a photoelectric conversion part is formed deeper than a depth of the isolation insulation layer 23 from a board surface of a photoelectric conversion part.



LEGAL STATUS

[Date of request for examination]

26.09.2000

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3455655

[Date of registration]

25.07.2003

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平10-308507

(43) 公開日 平成10年(1998)11月17日

(51) Int.Cl.⁶
H 0 1 L 27/146
27/14
H 0 4 N 1/028
5/335

識別記号

F I
H 0 1 L 27/14 A
H 0 4 N 1/028 Z
5/335 E
H 0 1 L 27/14 D

審査請求 未請求 請求項の数 7 F D (全 32 頁)

(21) 出願番号 特願平9-203817
(22) 出願日 平成9年(1997)7月14日
(31) 優先権主張番号 特願平9-48068
(32) 優先日 平9(1997)3月3日
(33) 優先権主張国 日本 (J P)

(71) 出願人 000003078
株式会社東芝
神奈川県川崎市幸区堀川町72番地
(72) 発明者 山下 浩史
神奈川県川崎市幸区小向東芝町1番地 株
式会社東芝研究開発センター内
(72) 発明者 井原 久典
神奈川県川崎市幸区小向東芝町1番地 株
式会社東芝研究開発センター内
(72) 発明者 山口 鉄也
神奈川県川崎市幸区小向東芝町1番地 株
式会社東芝研究開発センター内
(74) 代理人 弁理士 鈴江 武彦 (外6名)


最終頁に続く

(54) 【発明の名称】 固体撮像装置および固体撮像装置応用システム

(57) 【要約】

【課題】素子分離領域近辺の結晶不整合が空乏化することにより発生するリーク電流によって再生画像を著しく劣化させないこと。

【解決手段】半導体基板21上で、フォトダイオード等の光電変換部の周囲にある素子間分離絶縁層23付近に存在するシリコン基板の結晶不整合26と、フォトダイオードのpn接合空乏層25とが重ならないように、pn接合面を形成する。上記素子間分離絶縁層23の下方でn型領域22が形成されていない部分には、素子分離のためのp⁺領域24を形成する。上記光電変換部の基板表面からのn型領域22の深さは、光電変換部の基板表面からの素子間分離絶縁層23の深さよりも深く形成する。



【特許請求の範囲】

【請求項1】少なくとも第1導電型の半導体基板上に形成された第1導電型と第2導電型の接合部より成る光電変換部と、この光電変換部と信号走査回路間に配された素子間分離絶縁層とを備えた固体撮像装置に於いて、上記光電変換部を形成する信号電荷と同じ第2導電型の拡散層領域の光電変換部基板表面からの接合深さは、上記光電変換部基板表面からの素子間分離絶縁層の絶縁層深さよりも大きいことを特徴とする固体撮像装置。

【請求項2】上記接合深さは上記光電変換部基板表面から上記第2導電型の拡散層領域までの距離であることを特徴とする請求項1に記載の固体撮像装置。

【請求項3】上記接合深さは上記光電変換部基板表面から該光電変換部の接合部の界面までの距離であることを特徴とする請求項1に記載の固体撮像装置。

【請求項4】上記光電変換部の基板表面に第2導電型の拡散層領域が形成されていることを特徴とする請求項1に記載の固体撮像装置。

【請求項5】少なくとも第1導電型の半導体基板上に形成された第1導電型と第2導電型の接合部より成る光電変換部と、この光電変換部と信号走査回路間に配された素子間分離絶縁層とを備えた固体撮像装置に於いて、上記接合部の接合面のうち光電変換部基板表面と接する部分の接合面位置と上記素子間分離絶縁層の光電変換部側端部との距離は、上記素子間分離層の光電変換部基板界面からの深さ方向の距離より大きいことを特徴とする固体撮像装置。

【請求項6】上記接合部の光電変換部基板表面からの接合深さは、上記光電変換部基板表面からの素子間分離絶縁層の絶縁層深さよりも大きいことを特徴とする固体撮像装置。

【請求項7】被写体からの光学像を受光し、この光学像を所定位置に導く光学系と、前記所定位置に導かれた光学像を画素単位で前記光学像の光量対応の電気信号に光電変換するセンサを備えた画像処理手段、この画像処理手段の出力を所定形態に加工して出力する信号加工部を有し、前記センサが、前記所定位置に配置された光電変換素子と、この光電変換素子と接続された増幅MOSトランジスタを含み、前記光電変換素子の出力を増幅して出力する出力回路と、を有し、前記センサは請求項(1)乃至(6)いずれか一項記載の固体撮像装置を用いていることを特徴とする固体撮像装置応用システム。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】この発明は増幅型撮像装置に関し、より詳細には結晶不整合が空乏化することで生じるリーク電流を低減する固体撮像装置に関するものである。また、この発明はその高感度、低雑音化した固体撮

像装置を用いた応用システムに関するものである。

【0002】

【従来の技術】図9は、従来の一般的な増幅型MOSセンサと称される固体撮像素子の回路図の一例を示したものである。

【0003】図9に於いて、光電変換を行うフォトダイオード 1_{11} 、 1_{12} 、 1_{13} 、…、 1_{33} 、…と、該フォトダイオード 1_{11} 、 1_{12} 、 1_{13} 、…、 1_{33} 、…の信号を増幅する増幅トランジスタ 2_{11} 、 2_{12} 、 2_{13} 、…、 2_{33} 、…と、信号を読み出すラインを選択する垂直選択トランジスタ 3_{11} 、 3_{12} 、 3_{13} 、…、 3_{33} 、…と、信号電荷をリセットするリセットトランジスタ 4_{11} 、 4_{12} 、 4_{13} 、…、 4_{33} 、…とにより構成される単位セルが、2次元状に配列されている。図9には、単位セルが 3×3 個配列された例が示されているが、実際にはこれより多くの単位セルが配列される。

【0004】垂直シフトレジスタ5からは、水平方向に水平アドレス線 6_1 、 6_2 、 6_3 、…と、リセット線 7_1 、 7_2 、 7_3 、…が配線されており、それぞれ上述した各単位セルに接続されている。すなわち、水平アドレス線 6_1 、 6_2 、 6_3 …は垂直選択トランジスタ 3_{11} 、 3_{12} 、 3_{13} 、…、 3_{33} 、…のゲートに結線され、信号を読み出すラインが決定される。また、リセット線 7_1 、 7_2 、 7_3 …は、リセットトランジスタ 4_{11} 、 4_{12} 、 4_{13} 、…、 4_{33} 、…のゲートに結線されている。

【0005】上記増幅トランジスタ 2_{11} 、 2_{12} 、 2_{13} 、…、 2_{33} 、…のソースは垂直信号線 8_1 、 8_2 、 8_3 、…に結線されている。これら垂直信号線 8_1 、 8_2 、 8_3 、…の一端には、共通ゲート配線9及び共通ソース配線10に接続された負荷トランジスタ 11_1 、 11_2 、 11_3 、…が設けられている。そして、上記垂直信号線 8_1 、 8_2 、 8_3 、…の他端には、水平選択トランジスタ 12_1 、 12_2 、 12_3 、…が結線されている。上記水平選択トランジスタ 12_1 、 12_2 、 12_3 、…は、水平シフトレジスタ13から供給される選択パルスにより選択されるもので、水平信号線14に結線されている。

【0006】そして、各单位画素に入射された光は、フォトダイオード 1_{11} 、 1_{12} 、 1_{13} 、…、 1_{33} 、…で電気信号に変換され、信号走査回路で順次読出される。

【0007】図10は、単位画素のうちフォトダイオード部分の構造を示すもので、(a)は断面図、(b)は平面図である。

【0008】図10に於いて、P型シリコン基板15の一方の主表面の近傍にフォトダイオードを構成するn型領域16が形成されている。このn型領域16の上面及び該n型領域16が形成されていない部分のシリコン基板15の主表面には、LOCOSと称される素子間分離絶縁層17が、図示の如くn型領域16上で薄く、それ以外の部分でシリコン基板15に入り込むように厚く形成されている。更に、上記素子間分離絶縁層17の下方

で上記n型領域16が形成されていない部分には、素子分離のためのp⁺領域18が形成されている。尚、19はフォトダイオードのpnジャンクションの空乏層である。

【0009】図11は、このように構成された固体撮像装置の単位画素の不純物のプロファイルを示した特性図である。この場合、n型領域16の拡散層濃度は $2 \times 10^{17} \text{ cm}^{-3}$ 、シリコン基板15の拡散層濃度は $1 \times 10^{17} \text{ cm}^{-3}$ である。そして、n型領域16の表面からの深さは0.2 μm であることがわかる。

【0010】

【発明が解決しようとする課題】このような絶縁膜構造の場合には、素子間分離絶縁層近傍のシリコン基板15に応力がかかり、それがために素子形成時の高温熱工程で、シリコン基板結晶に結晶不整合20ができる場合がある。また、このような結晶不整合20は、素子間分離絶縁層17からシリコン結晶側に、およそ絶縁層深さの距離が図示矢印A程度までの領域で発生する。

【0011】上記結晶不整合20はキャリアの発生単位となる。そして、結晶不整合20が15のフォトダイオードの空乏層内に入ると、そこをキャリア発生中心として著しいリーク電流が発生する。このようなリーク電流は擬信号となるので、著しく再生画像を劣化させてしまう。

【0012】このように、従来のMOS型固体撮像装置に於いては、素子分離領域近辺の結晶不整合が空乏化することにより発生するリーク電流が、再生画像を著しく劣化させるという課題を有していた。

【0013】したがってこの発明は、素子分離領域近辺の結晶不整合が空乏化することにより発生するリーク電流によって再生画像を著しく劣化させることのない固体撮像装置を提供することを目的とする。

【0014】

【課題を解決するための手段】すなわちこの発明は、

(1) 少なくとも第1導電型の半導体基板上に形成された第1導電型と第2導電型の接合部より成る光電変換部と、この光電変換部と信号走査回路間に配された素子間分離絶縁層とを備えた固体撮像装置に於いて、上記光電変換部を形成する信号電荷と同じ第2導電型の拡散層領域の光電変換部基板表面からの接合深さは、上記光電変換部基板表面からの素子間分離絶縁層の絶縁層深さよりも大きいことを特徴とする。

【0015】(2) またこの発明は、少なくとも第1導電型の半導体基板上に形成された第1導電型と第2導電型の接合部より成る光電変換部と、この光電変換部と信号走査回路間に配された素子間分離絶縁層とを備えた固体撮像装置に於いて、上記接合部の接合面のうち光電変換部基板表面と接する部分の接合面位置と上記素子間分離絶縁層の光電変換部側端部との距離は、上記素子間分離層の光電変換部基板界面からの深さ方向の距離より大

きいことを特徴とする。

【0016】この発明によれば、フォトダイオード等の光電変換部の周囲にある素子間分離絶縁層近くにあるシリコン基板の結晶不整合と、フォトダイオードのpn接合空乏層とが重ならないようpn接合面を形成する。そのため上記結晶不整合が空乏化することにより生ずるリーク電流を著しく低減することができる。

【0017】またこの発明では、フォトダイオードのpn接合の底面が結晶不整合の無い素子間分離絶縁層から離れた深い位置に形成されるため、結晶不整合部分が空乏化することなく、従ってリーク電流は発生しない。

【0018】更に、この発明によれば、フォトダイオードのpn接合面のうち基板界面と交わる部分の位置が素子間分離絶縁層から基板界面方向に平行な方向に離れ位置に形成されているため、結晶不整合部分が空乏化することなく、従ってリーク電流は発生しない。

【0019】(3) 被写体からの光学像を受光し、この光学像を所定位置に導く光学系と、前記所定位置に導かれた光学像を画素単位で前記光学像の光量対応の電気信号に光電変換するセンサを備えた画像処理手段、この画像処理手段の出力を所定形態に加工して出力する信号加工部を有し、前記センサが、前記所定位置に配置された光電変換素子と、この光電変換素子と接続された増幅MOSトランジスタを含み、前記光電変換素子の出力を増幅して出力する出力回路と、を有し、前記センサは(1)または(2)いずれかの固体撮像装置を用いていることを特徴とする固体撮像装置応用システムを提供する。

【0020】この発明によれば、低雑音、高画質の固体撮像装置応用システムが得られる。

【0021】

【発明の実施の形態】以下、図面を参照してこの発明の実施の形態を説明する。

【0022】(第1の実施の形態)図1は、この発明の固体撮像装置の第1の実施の形態に係る単位セルの構造を示したもので、(a)は断面図、(b)はその平面図である。

【0023】図1に於いて、P型シリコン基板21の一方の主表面の近傍にフォトダイオードを構成するn型領域22が形成されている。このn型領域22の上面及び該n型領域22形成されていない部分のシリコン基板21の表面には、Locosと称される素子間分離絶縁層23が、図示の如くn型領域22上で薄く、それ以外の部分でシリコン基板21に入り込むように厚く形成されている。

【0024】更に、上記素子間分離絶縁層23の下方で上記n型領域22が形成されていない部分には、素子分離のための(チャネルストップ用)p⁺領域24が形成されている。尚、25はフォトダイオードのpnジャンクションの空乏層であり、27は素子間分離絶縁層23の端部を表している。

【0025】そして、図中矢印B₁で示される上記n型領域22の上面、すなわち光電変換部の基板表面からの該n型領域22の深さは、およそ0.4μmである。この深さB₁は、図中矢印Cで表される光電変換部の基板表面からの素子間分離絶縁層23の深さよりも深く形成される。

【0026】図2は、このように構成された固体撮像装

各領域のパラメータ

	拡散層	拡散層濃度	イオン種	イオン注入 加速電圧	イオン注入 ドーズ量
(1)	p-well	$1 \times 10^{17} \text{ cm}^{-3}$	Boron		
	n	$2 \times 10^{17} \text{ cm}^{-3}$	Phosphor	40keV	$1 \times 10^{13} \text{ cm}^{-2}$
(2)	n	$2 \times 10^{17} \text{ cm}^{-3}$	Phosphor	90keV	$1 \times 10^{13} \text{ cm}^{-2}$
	p ⁺	$1 \times 10^{19} \text{ cm}^{-3}$	Boron	30keV	$8 \times 10^{14} \text{ cm}^{-2}$
(3)	n	$2 \times 10^{17} \text{ cm}^{-3}$	Phosphor	200keV	$2 \times 10^{13} \text{ cm}^{-2}$
	p ⁺ (バースピーク)	$3 \times 10^{17} \text{ cm}^{-3}$	Boron	80keV	$1 \times 10^{14} \text{ cm}^{-2}$
(4)	p ⁺ (チャネルストップ)	$2 \times 10^{17} \text{ cm}^{-3}$	Boron	90keV	$4 \times 10^{13} \text{ cm}^{-2}$

上述したように、素子間分離絶縁層23の近辺には、シリコン基板21に結晶不整合26がしやすい。そして、この結晶不整合26がフォトダイオードの空乏層25内に侵入すると、そこをキャリア発生中心として著しいリーク電流が発生してしまう。

【0028】しかしながら、この第1の実施の形態の構造によれば、pn接合深さB₁が光電変換部の基板表面からの絶縁層深さCより大きくなるよう、pn接合が形成されている。このように、pn接合深さB₁を光電変換部の基板表面からの絶縁層深さCより大きく形成すると、結晶不整合26はpn接合の空乏層25には到達しない。このため、結晶不整合26によるリーク電流は抑圧される。

【0029】図3は、第1の実施の形態の変形例を示したもので、単位セルの構造の断面図である。この第1の変形例の平面構成は、図1(b)と同様であるので省略する。

【0030】尚、以下に述べる実施の形態に於いて、上述した第1の実施の形態と同じ部分には同一の参照番号を付して説明を省略する。

【0031】図3に於いて、フォトダイオードとしてのn型領域22の表面には、p⁺領域29が形成されている。これは、シリコン基板21と酸化膜表面に存在する界面準位に対して、該p⁺領域29をシールドすることによって、界面準位を介して発生するリーク電流を防止するために形成されたものである。

【0032】図4は、図3のように構成された固体撮像装置の単位画素の不純物のプロファイルを示した特性図である。この場合、上記表1に示されるように、n型領

* 置の単位画素の不純物のプロファイルを示した特性図である。この場合、n型領域22の拡散層濃度のピークは下記表1に示されるように、 $2 \times 10^{17} \text{ cm}^{-3}$ 、シリコン基板21の拡散層濃度は $1 \times 10^{17} \text{ cm}^{-3}$ である。

【0027】

【表1】

30

域22の拡散層濃度は $2 \times 10^{17} \text{ cm}^{-3}$ 、p⁺領域29の拡散層濃度は $1 \times 10^{19} \text{ cm}^{-3}$ である。また、n型領域22は0.4μmをピークとして光電返還部の表面から0.7μmの深さで形成されている。

【0033】このように構成しても、図中矢印B₁で示されるフォトダイオードのpn接合深さB₁を光電変換部の基板表面からの絶縁層深さCより大きくするように形成すれば、結晶不整合26はpn接合の空乏層25には到達しないため、結晶不整合26によるリーク電流は抑圧される。

【0034】次に、第1の実施の形態の第2の変形例を説明する。

【0035】図5は、第1の実施の形態の第2の変形例を示したもので、単位セルの構造の断面図である。この第1の変形例の平面構成は、図1(b)と同様であるので省略する。

【0036】図5に於いて、結晶不整合部分が空乏化しないように、素子間分離絶縁層23の下方で、素子分離のためのp⁺領域24と界面準位のシールド用のp⁺領域29との間に、新たに欠陥シールド用のp⁺領域30が設けられる。この欠陥シールド用のp⁺領域30の濃度が十分に高いならば、この新たに設けられたp⁺領域30とフォトダイオードを構成するn型領域22とで構成されるpn接合の空乏層が結晶不整合26の部分には達しない。すると、この結晶不整合部分からリーク電流が発生することが抑圧される。

【0037】このように、素子間分離絶縁層23の端部に新たに欠陥シールド用のp⁺領域30が設けられると、フォトダイオードのn型領域22と重なることにな

50

り、実質的にn型領域22の体積が減ってしまう。すると、フォトダイオードに蓄積可能な信号電荷量が減ってしまうので、信号飽和量が減少するという問題が生じてしまう。

【0038】このため、図5に示されるように、フォトダイオードのn型領域22の深さB'を例えば図3に示される構造の単位セルのn型領域22の深さB₂よりも深く設定する。これにより、新たに追加した欠陥シールド用のp'領域30とn型領域22が重なる体積が小さくなるので、飽和信号量が減少するということはない。

【0039】尚、上記p'領域30（バースピーク）及びp'領域24（チャネルストップ）の各パラメータは、上記表1に表されるとおりである。

【0040】（第2の実施の形態）次に、この発明の第2の実施の形態を説明する。

【0041】図6は、この発明の第2の実施の形態に係る単位セルの断面構造を示したもので、（a）は断面図、（b）はその平面図である。

【0042】この第2の実施の形態に於いては、素子間分離絶縁層23の端部31からn型領域22の端部までの距離D（図示矢印）が、素子間分離絶縁層23の、光電変換部の表面からの深さ方向の距離Cよりも大きく設定されている。そのため、pn接合の空乏層25は、結晶不整合26からは十分に離れるので、リーク電流が発生することは無い。

【0043】（第3の実施の形態）次に、この発明の第3の実施の形態について説明する。

【0044】図7は、この発明の第3の実施の形態に係る単位セルの断面構造を示したもので、（a）は断面図、（b）はその平面図である。

【0045】この第3の実施の形態に於いて、n型領域22の深さB₂を光電変換部の基板表面からの絶縁層深さCより大きく設定する。同時に、pn接合端部と素子間分離絶縁層23の端部32との距離Dを、上記絶縁層深さCよりも大きく設定する。

【0046】このように、第3の実施の形態に於いては、n型領域22の深さB₂とpn接合端部と素子間分離絶縁層23の端部32との距離Dを、絶縁層深さCよりも大きく設定したので、pn接合空乏層25は結晶不整合26から十分に離れる。そのため、リーク電流は発生しない。

【0047】図8は、第3の実施の形態の変形例を示したもので、（a）は断面図、（b）はその平面図である。

【0048】この変形例は、上述した第1の実施例の第2の変形例と同様に、結晶不整合部分が空乏化しないように、素子間分離絶縁層23の下方で、素子分離のためのp'領域24とn型領域22との間に、新たに欠陥シールド用のp'領域30が設けられている。加えて、フ

ォトダイオードのn型領域22の深さB₂及びpn接合端部と素子間分離絶縁層23の端部33との距離Dが、絶縁層深さCよりも大きく設定される。

【0049】これにより、pn接合空乏層25は結晶不整合26から十分に離れるので、リーク電流は発生しない。

【0050】次に、第1乃至第3の実施の形態において説明した如き構造のMOS型の増幅型固体撮像素子（CMOSセンサ）の応用例を説明する。

10 【0051】（第4の実施の形態）上述した高光電変換ゲイン、低雑音の増幅型MOS固体撮像装置（CMOSセンサ）を使用した応用装置の実施例を説明する。

【0052】固体撮像素子として、従来よりCCDセンサを用いることが一般的である。固体撮像素子の基本的構成は図12に示すように、入力部I、処理部II、出力部IIIからなる。入力部Iは受光部であり、この受光部Iは画素を構成するフォトダイオードを複数画素分、配列して、受光量に対応して各画素から電気信号を出力する構成である。処理部IIはこの各画素の信号を順に読み出すと共に、ノイズキャンセルする部分であり、出力部IIIは各画素から読み出された信号を出力する回路である。CCDセンサの場合、複数種の駆動電源を必要とし、省エネ化をはかりにくく、また、電池駆動とする場合に、複数種の電圧を作るために、回路規模の大きな電源回路を必要とする。

【0053】本発明ではCCDセンサの代わりに、単一電源で駆動可能なMOSセンサを用い、そして、かつまた、低雑音、高画質化を図るために、上述した本発明のMOSセンサを用いた応用システムとする。

30 【0054】尚、本発明においての主題ではないが、固定パターンノイズの対策をとる必要がある場合も念頭において、ここでは、前記処理部に読み出し制御の回路のほかにはノイズキャンセラ回路を設けた例を示す。そして、これにより一層の省エネ化と、小型化、高画質化を図る。

【0055】本発明で用いられるCMOSセンサは、m×n個のフォトダイオードをマトリックス状に配列したm×n画素構成のMOSセンサであり、フォトダイオードm×n個をマトリックス状に配列した受光部（入力部）と、この受光部を構成する各フォトダイオードから順に信号を読み出すための読み出し部およびノイズキャンセラ回路部を備えた処理部、この処理部で読み出された信号を出力する出力部から構成される。

40 【0056】処理部には読み出し部と本発明によるノイズキャンセラ回路が設けられている。本発明で用いられるMOSセンサは、雑音成分のみを取り出すタイミングと、雑音成分の乗った信号成分の取り出しのタイミングとに分けて信号を取り出し、これより雑音成分をキャンセルすることで、雑音の影響の無い信号成分を得ようとするものである。そして、ノイズキャンセラ回路は雑音

成分のみの出力時と、雑音成分と信号成分の出力時とでインピーダンスを揃えることができるようにして精度良くノイズをキャンセルできるようにした。このようなノイズキャンセル回路が備えられていることにより、本発明で用いるMOSセンサは、十分に実用化レベルに達した低ノイズで、しかも高速にノイズキャンセルが行える高性能なMOSセンサとなっている。

【0057】なお固体撮像素子として、本発明で用いられるMOSセンサを用いるようにすると、MOSセンサにおける光電変換を行うセンサ部と、その他の回路（I/V変換回路、AGC回路、CLP回路、ADC回路）は、通常のMOSプロセスを用いて製造することができるようになる。そのため、これらの回路を同一半導体チップ上に形成することが容易になる。また、これにより低消費電力化が実現され、ビデオカメラ等においては単一電圧で駆動可能になって、電源回路が簡易化され、電池駆動がし易くなる。

【0058】（第5の実施の形態）システム応用例を説明する。低消費電力・低電圧化を図り、しかもS/Nの良い、単一電源化を図ったMOS型固体撮像装置を適用した各種システムを説明する。

【0059】図13に画像検出部としてMOSセンサを用いた装置の一般的構成を示す。図に示すように、光学系A1、MOSセンサA2、信号応用部A3より構成されている。光学系A1は、MOSセンサA2に光学像を導く装置であり、具体的にはレンズ、プリズム、ピンホール、ダイクロイックミラー、集光性光ファイバ、凹面鏡、凸面鏡、色フィルタ、シャッタ機構、絞り機構等を、システムの用途に応じて適宜組み合わせで構成される。

【0060】MOSセンサA2は光学系A1にて導かれた光学像をその光量対応に画像信号に変換すると共に、ノイズキャンセル処理して雑音のない信号成分のみを出力する装置である。MOSセンサA2の有するこのノイズキャンセル処理の要素が、詳細は後述する重要な要素の一つであるノイズキャンセル回路である。

【0061】信号応用部A3はノイズキャンセル処理されたMOSセンサA2の出力をを、システムの形態に応じて加工する装置である。例えば、システムとしてビデオカメラを想定した場合においては、信号応用部A3はMOSセンサA2から出力された画像信号をPAL方式、あるいはNTSC方式等の複合映像信号に変換するなどの応用機能部分である。

【0062】MOSセンサA2は、単一電源で駆動可能であり、また、光を電気信号に変換するための受光部としてフォトダイオードを用いている。フォトダイオードは画素に相当するものであり、複数個、マトリクス状に配設してあるのは、従来と同じである。画素を微細化するために、フォトダイオードは面積が小さくなるが、そのため、出力は小さくなり、その小さな出力を増幅する

ために、画素に対応して増幅器（トランジスタ）を設けてある。この増幅器（トランジスタ）を通すことで発生する雑音（増幅トランジスタの特性上、避けられない雑音成分）を、MOSセンサA2の有するフォトダイオードの出力のリセット操作、このリセット操作時の増幅器（トランジスタ）の出力信号（雑音成分）の保持、この保持した出力信号（雑音成分）とリセット操作前、またはリセット操作終了後の増幅器（トランジスタ）の出力信号（“信号成分+雑音成分”）を利用した両者のキャンセル処理といった処理操作を行うことで、ノイズキャンセルして信号成分のみを抽出する。

【0063】また、このMOSセンサA2は後述する構成にすることにより、出力信号の電圧振幅が10mV程度以下で、出力電流が1 μ A程度の以上の1/f雑音の無い出力を得ることができる。さらにこのMOSセンサA2の出力のダイナミックレンジはCCDセンサと同程度の70dBまたはそれ以上にまで向上し、適当な信号処理を施すことにより、銀塩フィルムと同程度の90dBまで更に向上させることも可能である。

【0064】この結果、単一電源で、高感度の増幅型MOSセンサを撮像デバイスとして用いた各種システムを実現でき、低消費電力・低電圧化を図ると共に、しかもS/Nの良い増幅型MOS型固体撮像装置（増幅型MOSセンサ）の応用装置を提供できる。

【0065】（第6の実施の形態）

<増幅型MOSセンサのビデオカメラへの応用>図15に本発明におけるMOSセンサを用いたビデオカメラの実施例を示す。図15に示すように、本発明のビデオカメラ100は、被写体像をとりこむ光学系であるレンズ101、この光学系のフォーカス調整するためのフォーカス調整機構102、光学系の入射光量を調整する絞り機構106やフォーカス調整機構102を制御する絞り調整・フォーカス調整回路103、レンズ101で結像された光学像を画素単位でその光学像の光量に対応した電気信号に変換する撮像素子であるMOSセンサ105、MOSセンサ105の結像面側に設けられ、画素毎にRGBのいずれかのカラーフィルタ部を有するカラーフィルタアレイ104、MOSセンサ105により得られた電気信号を電圧信号に変換する電流電圧変換回路106、電流電圧変換回路106を経て得られた電圧信号のレベルを調整するAGC回路107、AGC回路107を経てレベルが揃えられた電圧信号をクランプするクランプ回路（CLP）108、CLP108からの出力をレベル対応のデジタル信号に変換するアナログデジタル変換回路（ADC）109、システムの動作の基本となるタイミングをとるタイミングパルス（クロック信号）を発生するタイミング制御回路110、このタイミング制御回路110の出力するクロック信号に同期してMOSセンサ105の駆動制御をするTG/SG回路111、ADC109からの出力であるデジタル信号をブ

ロセス処理するプロセス制御回路112、このプロセス制御回路112によりプロセス処理された信号をエンコードするエンコーダ回路113、エンコードされた信号を出力する出力回路114、出力回路114を介して出力された信号をアナログ信号に変換するデジタルアナログ変換回路115よりなる。

【0066】このような構成のビデオカメラ100において、被写体からの光は、レンズ101を通してMOSセンサ105に入射し、入射した光は光電変換によって電気信号に変換され電流値として出力される。MOSセンサ105上には各画素に対応して赤、青、緑の色フィルタが規則的に配列されたカラーフィルタアレイ104が形成されており、これにより、1個のMOSセンサ105から3原色に対応するカラー画像信号が電気信号として出力される。

【0067】MOSセンサ105から出力された電気信号は、電流電圧変換回路106、AGC回路107、CLP回路108を介してADC回路109に供給される。

【0068】ADC回路109はCLP回路108からの画像信号に基づいて、例えば1サンプル値が8ビットからなるデジタルデータに変換し、このデータをプロセス制御回路112へ供給する。

【0069】プロセス制御回路112は、例えば色分離回路、クランプ回路、ガンマ補正回路、ホワイトクリップ回路、ブラッククリップ回路、ニー回路等からなり、供給された映像信号に対して必要に応じてプロセス処理を施す。また必要に応じ、色バランス等の処理を施す。該プロセス制御回路112により処理された信号は、エンコーダ回路113に送られる。

【0070】エンコーダ回路113では、送られてきた信号を演算し、輝度信号、色差信号に変換する。また、ビデオカメラ出力をネットワーク等により通信する場合にはこのエンコーダ回路113においてPALやNTSC方式等への複合映像信号に変換する処理が施される。

【0071】また、MOSセンサ105、電流電圧変換回路106は、TG/SG（タイミングジェネレータ/シグナルジェネレータ）回路111から送られるタイミング信号、同期信号によりタイミングが制御される。このTG/SG回路111の動作電源および出力電圧は、MOSセンサ105に供給される電源レベルと同一である。

【0072】その後、映像信号は出力回路114を介してD/A変換回路115に与えられ、このD/A変換回路115はこの入力された信号をアナログビデオ信号に変換してカメラ信号として出力する。また、映像信号は出力回路114を介して直接、デジタルの信号としての出力も可能である。そしてこれらのカメラ信号は、ビデオテープレコーダ等の記録装置やモニタ装置に供給される。

【0073】本実施例では、低消費電力・低電圧化を図り、しかも、1秒間に30フレームの画像を処理する必要のあるビデオカメラにおいて、固定パターン雑音成分を水平帰線期間内にキャンセルすることができ、S/Nの良い高画質の画像信号を得ることのできるビデオカメラを提供できるようになる。

【0074】なお、この実施例において、カラーフィルタアレイ104と撮像デバイスであるMOSセンサ105は別体の構成のものを使用したが、近年においてはCCDデバイスを例に考えてみると、撮像デバイスとカラーフィルタを一体にしたものも多い。そこで、カラーフィルタアレイ104とMOSセンサ105を一体化した構成のものを使用するようにすることもできる。カラーフィルタアレイ104とMOSセンサ105を一体化した撮像デバイスは図14の如き構成とすれば良い。

【0075】すなわち、多数の微細なフォトダイオードPDがマトリクス状に配置されて形成された半導体基板Subの各フォトダイオード受光面側に、各フォトダイオード受光面の領域部分を開口させたシャ光マスクであるシャ光膜Mstを例えば、アルミニウムにより形成して、その上に透明な平滑膜Mftを形成し、さらにその上にシアンフィルタFCy、マゼンタフィルタFMg、イエローフィルタFYeを形成する。

【0076】フォトダイオードPDは、マゼンタ像用Mg、グリーン像用G、イエロー像用Ye、シアン像用Cyに分けてあり、シアンフィルタFCyはグリーン像用とシアン像用のフォトダイオードの受光面上に、また、マゼンタフィルタFMgはマゼンタ像用のフォトダイオードの受光面上に、イエローフィルタFYeはイエロー像用のフォトダイオードの受光面上に、それぞれ位置するように形成する。そして、上面に透明なオーバーコート層Ocを形成し、その上にマイクロレンズアレイLmcを形成する。マイクロレンズアレイLmcは多数の微小なレンズを並べて形成したものであり、それぞれの微小なレンズ部分はフォトダイオードPDの受光面上に、来るように設計されている。このマイクロレンズアレイLmcにより、フォトダイオードPDに対する光の入射量を確保し、フォトダイオードPDの検出感度を高めている。

【0077】このようなカラーフィルタ・一体形成型の撮像デバイスを単板式撮像系の撮像素子（MOSセンサ105）として用いるようにすると、カラーフィルタを別置きにする必要が無くなり、MOSセンサ105の受光面における各画素に対するカラーフィルタの位置合わせを省くことができ、光学系の省スペース化を図ることができるようになる。

【0078】（第7の実施の形態）

<増幅型MOSセンサのビデオカメラへの応用>図16に本発明におけるMOSセンサを用いた別のビデオカメラの実施例を示す。図16に示す例は、図15が単板式撮像系であったのに対して、撮像系をRGB（赤、緑、

青)の3系統にわたる3板式のビデオカメラの例である。図16に示すように、本発明のビデオカメラ100-2は、被写体像をとりこむ光学系であるレンズ101、この光学系のフォーカス調整するためのフォーカス調整機構102、光学系の入射光量を調整する絞り機構116やフォーカス調整機構102を制御する絞り調整・フォーカス調整回路103、レンズ101で取り込まれた光学像をRGBの三原色成分に分解する色分解プリズム201R、201G、201B、これら色分解プリズム201R、201G、201BによりRGBの三原色成分に分解された画像が結像されて画素単位でその光学像の光量対応の電気信号に変換する撮像素子であるR成分用、G成分用、B成分用のMOSセンサ105R、105G、105B、これらMOSセンサ105R、105G、105Bにより得られた電気信号を電圧信号に変換するR成分系統用、G成分系統用、B成分系統用の電流電圧変換回路106R、106G、106B、電流電圧変換回路106R、106G、106Bにて得られた電圧信号のレベルを調整するR成分系統用、G成分系統用、B成分系統用のAGC回路107R、107G、107B、AGC回路107R、107G、107Bを経てレベルが揃えられた電圧信号をクランプするR成分系統用、G成分系統用、B成分系統用のクランプ回路(CLP)108R、108G、108B、CLP108R、108G、108Bからの出力をレベル対応のデジタル信号に変換するR成分系統用、G成分系統用、B成分系統用のアナログデジタル変換回路(ADC)109R、109G、109B、システムの動作の基本となるタイミングをとるタイミングパルスを発生するタイミング制御回路110、このタイミング制御回路110の出力するタイミングパルスに同期してMOSセンサ105の駆動制御をするR成分系統用、G成分系統用、B成分系統用のTG/SG回路111、ADC109R、109G、109Bからの出力であるデジタル信号をプロセス処理するプロセス制御回路112、このプロセス制御回路112によりプロセス処理された信号をエンコードするエンコーダ回路113、エンコードされた信号を入出力制御する出力回路114、出力回路114を介して出力された信号をアナログ信号に変換するデジタルアナログ変換回路115よりなる。

【0079】このような構成のビデオカメラ100-2において、被写体からの光は、レンズ101を通り、色分解プリズム201R、201G、201Bを通してMOSセンサ105R、105G、105Bに結像される。

【0080】これら色分解プリズム201R、201G、201Bは光学像をRGBの三原色成分に分解するためのものであり、色分解プリズム201R、201G、201BによりRGBの三原色成分に分解された画像はそれぞれ成分別に該当のMOSセンサ105R、1

05G、105Bに結像される。

【0081】MOSセンサ105R、105G、105Bに結像されたR成分、G成分、B成分の光学像は、ここで光電変換されて電流信号になり、明るさ対応の電流値として出力される。

【0082】MOSセンサ105R、105G、105Bから出力された成分別の電気信号は、各成分別の電流電圧変換回路106R、106G、106B、AGC回路107R、107G、107B、CLP回路108R、108G、108Bを介してADC回路109R、109G、109Bに供給される。

【0083】各成分別のADC回路109R、109G、109BはCLP回路108からの画像信号に基づいて、例えば1サンプル値が8ビットからなるデジタルデータに変換し、このデータをプロセス制御回路112へ供給する。

【0084】プロセス制御回路112は、例えばガンマ補正回路、ホワイトクリップ回路、ブラッククリップ回路、ニー回路等からなり、供給された映像信号に対して必要に応じてプロセス処理を施す。また必要に応じ、色バランス等の処理を施す。該プロセス制御回路112により処理された信号は、エンコーダ回路113に送られる。エンコーダ回路113では、送られてきた信号を演算し、色バランス等の処理を施す。また、ビデオカメラ出力をネットワーク等により通信する場合にはこのエンコーダ回路113において、標準のカラーテレビジョン放送方式であるPAL方式やNTSC方式等への複合映像信号に変換する処理が施される。

【0085】また、MOSセンサ105R、105G、105B、電流電圧変換回路106R、106G、106Bは、自系統対応のTG/SG回路111から送られるタイミング信号、同期信号によりタイミングが制御される。このTG/SG回路111の動作電源および出力電圧は、MOSセンサ105に供給される電源レベルと同一である。

【0086】その後、映像信号は出力回路114を介してD/A変換回路115に与えられ、このD/A変換回路115はこの入力された信号をアナログビデオ信号に変換してカメラ信号として出力する。また、映像信号は出力回路114を介して直接、デジタルの信号としての出力も可能である。そしてこれらのカメラ信号は、ビデオテープレコーダ等の記録装置やモニタ装置に供給される。

【0087】本実施例では、低消費電力・低電圧化を図り、しかも、1秒間に30フレームの画像を処理する必要のあるビデオカメラにおいて、固定パターン雑音成分を水平帰線期間内にキャンセルすることができて、S/Nを確保して高画質の画像信号を得ることのできるビデオカメラを提供できる。

【0088】以上の例は、光学像をRGBの三原色成分

に分解するのに色分解プリズムを用いた構成であるが、これはダイクロイックミラーにより、色分解する構成とすることもできる。例えば、赤反射、緑反射、青反射の各ダイクロイックミラーにより、入射光を分離分配し、それぞれRGBの成分に光学像を分解する。その光学像をR像用、G像用、B像用のMOSセンサで撮像し、R像、G像、B像の画像信号を得る。このようにすると、プリズムを用いずとも、光学像を三原色の成分別にして得ることができる構成となる。

【0089】(第8の実施の形態)

<増幅型MOSセンサのネットワークシステムでの応用>図17に上述のビデオカメラ100、100-2の信号を、ネットワークを通してモニタ装置等に送る時のシステム構成例を示す。図において、300はネットワークであり、LAN(ローカルエリアネットワーク)や公衆回線(電話回線)、専用線といったものや、インターネット、イントラネットなど、何でも良い。ビデオカメラ100、100-2はこのネットワーク300に対してインターフェース301を介して接続される。

【0090】310はインテリジェント端末であり、パーソナルコンピュータ或いはワークステーションなどが相当する。インテリジェント端末310はプロセッサやメインメモリ、クロックジェネレータなどを含むコンピュータ本体311と、ネットワーク接続用のインターフェース312と、画像表示用のメモリであるビデオRAM313、プリンタインターフェース314、SCSI(Small Computer System Interface)などの標準バスインターフェース315、317、ビデオカメラ接続用のインターフェース316などを備えており、これらは内部バスで接続されている。ビデオRAM313にはCRTモニタや液晶ディスプレイなどのモニタ装置318が接続されており、また、プリンタインターフェース314にはプリンタが接続されている。標準バスインターフェース317には光ディスク装置やハードディスク装置或いはDVD(Digital Video Disc)などの大容量外部記憶装置320が接続され、さらには標準バスインターフェース317には例えば、ハードコピーからイメージ像を取り込むイメージスキャナ321が接続されている。また、ビデオカメラ接続用のインターフェース316には例えば上述の実施例で説明した構成のビデオカメラ100が接続されている。

【0091】このような構成において、ビデオカメラ100または100-2において撮像されることにより得られた被写体の画像は上述したように、エンコーダ回路113によりビデオカメラ出力をネットワーク等により通信するためにMPEG方式で画像圧縮処理されたデジタル信号に変換する処理が施される。そして、この複合映像信号はデジタルデータとしてインターフェース301を介してネットワークでの伝送フォーマットでネットワーク300へと出力される。ネットワーク300には

インターフェース312を介してインテリジェント端末310が接続されており、ビデオカメラ100または100-2からの伝送データが当該インテリジェント端末310宛てのものであれば、当該インテリジェント端末310のコンピュータ本体311はこの伝送データをインターフェース312を介してネットワーク300から取り込む。そして、コンピュータ本体311はこの伝送データから画像情報部分を抽出する。ビデオカメラ100または100-2では画像を圧縮処理しているため、コンピュータ本体311は前記画像を伸長処理し、元の画像に復元する。そして、復元した画像のデータをビデオRAM313に順次、書き込む。画像は動画であるからビデオRAM313の画像データは次々に更新する。この結果、ビデオRAM313の画像データを画像として表示するモニタ装置318にはビデオカメラ100または100-2から送られてきた動画が表示されることになる。

【0092】ビデオカメラ100において撮像されることにより得られた被写体の画像は、上述したように、エンコーダ回路113により、ビデオカメラ出力をネットワーク等により通信するために、MPEG方式で画像圧縮処理されたデジタルデータに変換された後、インターフェース316を介してコンピュータ本体311に出力され、コンピュータ本体311はそれを伸長処理し、元の画像に復元する。そして、復元した画像のデータをビデオRAM313に順次、書き込む。画像は動画であるからビデオRAM313の画像データは次々に更新する。このようにしてビデオRAM313の画像データを画像として表示するモニタ装置318にはビデオカメラ100から送られてきた動画が表示される。

【0093】また、コンピュータ本体311はインテリジェント端末310に接続されている当該ビデオカメラ100の画像をネットワーク300に伝送しようとする場合、そのネットワークでの伝送フォーマットに編集し、インターフェース312を介してネットワーク300へと出力する。

【0094】(第9の実施の形態)

<増幅型MOSセンサのスチルカメラへの応用>図18に本発明におけるMOSセンサを用いたスチルカメラの実施例を示す。図18に示すように、本発明のスチルカメラ400は、レンズ系や絞りを含み被写体像をとりこむ光学系411、この光学系411に取り込まれた像が結像されるMOSセンサ415、このMOSセンサ415の結像面と前記光学系411との間に位置してその両者間の光路上に挿脱自在に配され、当該光路上に挿入されている時は光学系411で取り込んだ被写体像をファインダ414に分配すると共に光路外に脱出された時は光学系411で取り込んだ被写体像をMOSセンサ415の結像面に結像させるシャッタとしての機能を有するミラー412、ミラー412の反射光をファインダ41

4に導くためのミラー413、MOSセンサ415から画像の信号を色成分別に読み出す撮像回路416、その読み出した出力をデジタル信号に変換するA/D変換器417、このA/D変換器417により変換されたデジタル信号を画面単位で保持するフレームメモリ418、フレームメモリ418に保持されたデジタル信号を画面単位で圧縮処理する圧縮回路419、画像データを記憶するメモリカード421、圧縮回路419により圧縮処理されて得られた画像データをメモリカード421に書き込むべく制御するカードコントロール回路420から構成される。

【0095】このような構成において、図示しないシャッターボタンを操作することにより、光学系411のとらえた被写体像はMOSセンサ415に結像される。MOSセンサ415は本発明で用いられるノイズキャンセラ回路を備えた固体撮像装置であり、光学系411で取り込まれた光学像が結像されると画素単位で、その光学像の光量対応の電気信号に変換する。カラー画像を撮影できるようにするために、MOSセンサ415はその結像面側に画素毎にRGBいずれかのカラーフィルタ部を有するカラーフィルタアレイが設けてあり、撮像回路416はMOSセンサ415により得られた電気信号をRGBの成分別に分離して出力する。そして、電流電圧変換回路106は撮像回路416から出力された色成分別の電気信号をデジタル信号に変換し、この変換されたデジタル信号はフレームメモリ418に画面単位で一時保持される。

【0096】フレームメモリ418に保持されたデジタル信号は圧縮回路419により画面単位で圧縮処理され、カードコントロール回路420に出力される。そして、カードコントロール回路420はこの圧縮処理された画像のデータをデータの記憶媒体であるメモリカード421に記憶制御する。

【0097】このようにして、メモリカード421には、シャッターボタンを操作する毎に撮影されたスチル画像が、画面単位で圧縮されてメモリカード421に記憶される。メモリカード421はカメラから着脱可能であり、メモリカード421に記憶された画像は、図示しない読取り再生装置に装着して、画像データを伸長して復元し、モニタ装置に表示させたり、ビデオプリンタなどのハードコピー装置に出力して観賞する。

【0098】本実施例では、低消費電力・低電圧化を図り、しかも、1秒間に複数コマ連続撮影する高速連写を高いS/Nを以て実現することが可能になり、コンパクトで、高機能、高性能なスチルカメラを得ることができる。つまり、MOSセンサにおいて問題となっていた固定パターン雑音成分を短時間でキャンセルすることができて、S/Nの良い従って高画質の写真を得ることのできるスチルカメラを提供できる。

【0099】(第10の実施の形態)

<増幅型MOSセンサのファクシミリへの応用>図19に本発明におけるMOSセンサを用いたファクシミリ装置の実施例を示す。図は原理的な構成を示しており、紙に手書きあるいはプリントした原稿や、写真などのようなシート状の原稿501を、図示しない主搬送機構で主走査方向(矢印B方向)に搬送しつつ、定位置に固定して原稿の横断方向に配されたMOSセンサ502にて原稿のイメージ情報を読み取る。503は光源、504はMOSセンサ502の受光面に原稿像を結像させるレンズである。

【0100】MOSセンサ502は画素単位の受光部(フォトダイオード)を一次元配列したリニアセンサであり、本発明で用いられるノイズキャンセラ回路を備えたモノクロームの固体撮像装置である。

【0101】本ファクシミリ装置にシート状の原稿501をセットすると、図示しない主搬送機構がこの原稿501を主走査方向(矢印B方向)に搬送する。そして、定位置に固定してあるMOSセンサ502の受光面に、原稿の画像が1ライン相当分ずつ、レンズを504を介して結像される。MOSセンサ502はこの結像された原稿のイメージ情報を読み取る。

【0102】すなわち、これによりMOSセンサ502からは画素配列順に受光量対応の信号が画素単位で画像信号として読み出されて出力されるので、増幅器505でこれを出力順に増幅した後、この増幅された画像信号をA/Dコンバータ506でデジタル信号に変換してからモデム507で電話回線用に変調して電話回線へと出力する。

【0103】受信側ではこの受信した信号を復調し、主走査方向に搬送される記録紙の横断方向に、受信順に信号値対応の濃度で画素をプリントしてゆけば、画像がハードコピーとして再生される。

【0104】本実施例では、低消費電力・低電圧化を図り、しかも、高速読み取りを高いS/Nを以て実現することが可能になり、コンパクトで、高機能、高性能なファクシミリ装置を得ることができる。つまり、MOSセンサにおいて問題となっていた固定パターン雑音成分を短時間でキャンセルすることができて、S/Nの良い従って高画質のイメージを高速で送ることのできるファクシミリ装置を提供できる。

【0105】なお、リニアセンサは近年の素子の場合、原稿面に密着してイメージを読み取る密着型のもの出現している。そこで、密着型とするには原稿像を導くレンズと、このレンズにより導かれた像が結像されて、その光量対応の電気信号に変換する画素単位の受光部と、原稿面に照明光を当てる発光素子とを一体的に組み込んだ構成として実現でき、この様なものを用いるようにしても良い。

【0106】(第11の実施の形態)

<増幅型MOSセンサの複写機への応用>図20に本発

明におけるMOSセンサを用いた電子複写機の実施例を示す。図は原理的な構成を示しており、箱型の筐体601の上面部分に、透明ガラスなどによる原稿置き台602が設けられており、この原稿置き台602の上面に紙に手書きをしたあるいはプリントした原稿、あるいは写真などのようなシート状の原稿603をおいて押さえ蓋604で原稿を押さえる構成である。

【0107】筐体601内には、原稿置き台602の直下位置近傍に、原稿置き台602の一方の端から他方の端までの間を一定速度で反復移動できる光学系が設けてある。ここでではこの反復移動方向を主走査方向と呼ぶことにする。光学系は棒状の光源605、ミラー606、レンズ607からなり、光源605は主走査方向と直交する方向（この方向を副走査方向と呼ぶことにする）に配する。

【0108】レンズ607の結像位置にはMOSセンサ608が設けてある。MOSセンサ608は画素単位の受光部（フォトダイオード）を一次元配列したリニアセンサであり、本発明で用いられるノイズキャンセラ回路を備えたモノクロームの固体撮像装置である。

【0109】MOSセンサ608は副走査方向1ライン分のイメージを結像されてこれを受光量対応の信号に変換する。スキャナコントローラ609はMOSセンサ608からは画素配列順に受光量対応の信号が画素単位で画像信号として読み出されて出力されるように、MOSセンサ608を制御すると共に、主走査方向に順に光学系が移動するように、当該光学系の主走査方向駆動移動を制御する。システムコントローラ610はシステム全体の制御を司るものであり、また、MOSセンサ608から出力される受光量対応の信号に基づいてレーザ光源611の出力を制御する。レーザ光源611はスポット状のレーザビームを発生するものであり、このレーザ光源611から発生されたレーザビームはレーザビームをスキャンさせるための走査ミラーであるポリゴンミラー612により反射されて円筒状の感光体ドラム613に結像される。この結像位置が描画位置である。感光体ドラム613は所定速度で一方向に回転駆動される構成であり、感光体ドラム613は図示しない帯電装置により、レーザビームの照射位置の上流位置（描画位置の上流位置）で帯電される。

【0110】ポリゴンミラー612はシステムコントローラ610により制御されることにより、スポット状のレーザビームを円筒状の感光体ドラム613表面にMOSセンサ608からの信号の出力速度対応にスキャンさせる形となり、感光体ドラム613のドラム回転方向を主走査方向とすると、当該回転方向と直交方法にレーザビームをスキャンさせることでドラム表面にはレーザビームの光量対応に電荷が失われて原稿のイメージ相当の潜像が形成される。感光体ドラム613は、描画位置の下流位置において潜像を可視像にする現像部614の配

置位置通過時にその位置にある潜像が、現像部614の付与するトナーにより現像されて可視像化される。そして、このトナー像をコピー用紙の収納トレイ615より一枚ずつ取り出されて感光体ドラム613の下面側位置の搬送経路616に搬送されて来るコピー用紙に転写される。

【0111】コピー用紙の搬送速度と感光体ドラム613の回転速度は同期しており、1ライン単位で逐次描画されて感光体ドラム613表面に形成された潜像のトナー像を転写させていくことにより、原稿と同一のイメージのトナー像がコピー用紙に残ることになる。搬送経路616はこのトナー像が転写されたコピー用紙を排出口側へと送る経路であり、搬送経路616に設けてある搬送機構によりコピー用紙は排出口側へと送られるようにしてある。定着部617は排出口手前に設けたトナー定着のための装置であり、トナー像が転写されたコピー用紙はこの定着部617を通過する際に、トナーがコピー用紙に定着され、排出口に排出される仕組みである。

【0112】このような構成において、コピーする時は、原稿置き台602の上面にシート状の原稿603を置き、押さえ蓋604で原稿を押さえる。原稿置き台602の直下位置近傍には、原稿置き台602の一方の端から他方の端までの間を一定速度で主走査方向に反復移動できる光学系が設けてあるので、プリントスタート操作するとこの光学系である光源605、ミラー606、レンズ607は主走査方向に反復移動する構成となる。

【0113】主走査方向を縦方向としてみた場合に、原稿置き台602の横方向を幅方向と定める。この場合、光学系を構成する光源605は原稿置き台602の幅相当分の範囲を照らし、光学系を構成するミラー606、レンズ607はこの照らされた範囲の像をMOSセンサ608の受光面に結像する。MOSセンサ608は画素単位の受光部（フォトダイオード）を一次元配列したリニアセンサであり、本発明で用いられるノイズキャンセラ回路を備えたモノクロームの固体撮像装置である。

【0114】従って、MOSセンサ608は幅方向の1ライン分（すなわち、副走査方向1ライン分）のイメージが結像されてこれを受光量対応の信号に変換する。そして、MOSセンサ608からは画素配列順に受光量対応の信号が画素単位で画像信号として読み出されて出力されるように、スキャナコントローラ609は制御すると共に、また、主走査方向に順に光学系が移動するように、当該光学系の主走査方向駆動移動を制御する。そのため、原稿置き台602の原稿603のイメージ像が主走査方向順に、しかも、副走査方向1ライン単位で画素順に受光量対応の信号が得られるようになる。

【0115】この信号はシステムコントローラ610に与えられ、システムコントローラ610はこの信号対応にレーザ光源611の出力を制御する。そのため、レーザ光源611はMOSセンサ608から出力される受光

量対応の強さの光を発振することになる。

【0116】一方、システムコントローラ610はポリゴンミラー612をMOSセンサ608の読み出し速度に同期させて首振り運動させるように駆動制御するので、MOSセンサ608の読み出し速度に同期させて、しかも、1ライン分のイメージ対応分（すなわち、副走査方向1ライン分）の光学像イメージがポリゴンミラー612により感光体ドラム613上に描画されることになる。

【0117】感光体ドラム613は主走査速度に対応する周速度で一定方向に回転駆動されている。そして、感光体ドラム613はその周面が、ポリゴンミラー612によるレーザ光の描画位置に到達する段階では既に帯電手段により帯電されている。そして、レーザ光を照射されることにより、その照射を受けた部分の感光体ドラム613は、電荷がその照射を受けた光量分、電荷が失われている。そのため、感光体ドラム613上にはポリゴンミラー612によるレーザ光の描画走査位置より回転方向の下流領域に、原稿のイメージが潜像として残ることになる。

【0118】この潜像は現像部614の位置を通過する段階で、当該現像部614の付与するトナーにより現像されて可視像化される。そして、このトナー像はコピー用紙の収納トレイ615より一枚ずつ取り出されて感光体ドラム613の下面側位置の搬送経路616に搬送されて来るコピー用紙に転写される。コピー用紙の搬送速度と感光体ドラム613の回転速度は同期しており、1ライン単位で逐次描画されて感光体ドラム613表面に形成された潜像のトナー像を転写させていくことにより、原稿と同一のイメージのトナー像がコピー用紙に残ることになる。このトナー像が転写されたコピー用紙は搬送機構により搬送経路616を排出口側へと送られ、排出口手前に設けた定着部617を通過する際に、この定着部617によりトナーがコピー用紙に定着されて排出される。

【0119】本実施例では、低消費電力・低電圧化を図り、しかも、高速読み取りを高いS/Nを以て実現することが可能になり、コンパクトで、高機能、高性能な電子複写機を得ることができるようになる。つまり、MOSセンサにおいて問題となっていた固定パターン雑音成分を短時間でキャンセルすることができて、S/Nの良い従って高画質のイメージを高速で読み取って高速で複写することのできる電子複写機を提供できる。

【0120】なお、以上の複写機は原稿は位置固定とし、光学系を主走査方向に移動させるようにした構成のものを示したが、光学系を位置固定とし、原稿を主走査方向に搬送するようにした構成の装置として実現することもできる。また、以上の複写機はモノクロームの装置を例に説明したが、光学系に3原色のカラーフィルター

の潜像をその対応する色のトナーで現像することにより、カラーコピーを得ることができる複写機を実現することができる。

【0121】（第12の実施の形態）

＜増幅型MOSセンサのスキナへの応用＞図21に本発明におけるMOSセンサを用いたハンディ形イメージスキナの実施例を示す。本発明のイメージスキナ700は、図に示すように、筐体701内に、光源であるLEDアレイ702とミラー703、ローラ704を取り付けて構成してある。LEDアレイ702は筐体701のほぼ横幅全体近くに亘る長さであり、筐体701の下方外部を照明する。また、ミラー703はLEDアレイ702の配置位置近傍に配されて、LEDアレイ702で照明された原稿のイメージ像を筐体701の下部に設けたスリット701aを介して筐体701の内部に取り込む。

【0122】図21のハンディ形イメージスキナは、筐体701を原稿の上に置き、そのまま、原稿上を滑らせるかたちで手操作により移動走査する。その際に、スリット701aから原稿のイメージを1ライン単位で取り込むようにするため、そのライン位置の検出と読取りの同期をとるために、ローラ704を設けてある。ローラ704は原稿に接してその原稿との摩擦により、回転できるようにするために、筐体701の下部から周面の一部を露出させてある。この露出位置はスリット701aの近傍である。

【0123】筐体701の内部にはローラ704の回転に同期してその回転方向と回転量を検出するエンコーダ705が設けてあり、また、筐体701の内部にはMOSセンサ706と、このMOSセンサ706の受光面に前記ミラー703により導いた原稿像を結像させるレンズ707が設けてある。

【0124】MOSセンサ706は画素単位の受光部（フォトダイオード）を一次元配列したリニアセンサであり、本発明で用いられるノイズキャンセラ回路を備えたモノクロームの固体撮像装置である。リニアセンサは近年の素子の場合、原稿面に密着してイメージを読み取る密着型のものが多い。そこで、密着型とするには原稿像を導くレンズと、このレンズにより導かれた像が結像されて、その光量対応の電気信号に変換する画素単位の受光部と、原稿面に照明光を当てる発光素子とを一体的に組み込んだ構成として実現できる。

【0125】ここでは原理的に示すために、図21のような構成を示している。

【0126】MOSセンサ706から読み出された信号は、前記エンコーダ705の出力により、位置の対応がとられ、また、読み出しタイミング制御に使用される。

【0127】このような構成において、シート状の原稿を平らな場所に置き、その上にこのハンディスキナを置いて、この原稿上をローラ704の回転可能な方向に

移動させる。この移動方向が主走査方向となる。このとき、LEDアレイ702は原稿面を照明し、スリット701aを介して原稿のイメージがミラー703に入る。そして、ミラー703で反射されてレンズ707により、MOSセンサ706に結像される。

【0128】MOSセンサ706はラインイメージセンサであり、固定してあるMOSセンサ706の受光面に、原稿の画像が1ライン相当分ずつ、レンズを707を介して結像され、この結像された原稿のイメージ情報を読み取る。

【0129】このように、本実施例でのハンディ形イメージスキャナは、筐体701を原稿の上に置き、そのまま、原稿上を滑らせるかたちで手操作により移動走査する。その際に、スリット701aから原稿のイメージを1ライン単位で取り込むようにするため、そのライン位置の検出と読取りの同期をとるローラ704が設けてあり、このローラ704は原稿に接してその原稿との摩擦により、回転される結果、エンコーダ705からこのローラ704の回転方向、回転量対応の検出信号が出力される。そして、このエンコーダ705からの検出信号を元に、図示しない制御手段により、MOSセンサ706の出力信号を原稿の1ライン単位一致するように、制御して出力させる。

【0130】本実施例では、低消費電力・低電圧化を図り、しかも、高速読み取りを高いS/Nを以て実現することが可能になり、コンパクトで、高機能、高性能なイメージスキャナ装置を得ることができる。つまり、MOSセンサにおいて問題となっていた固定パターン雑音成分を短時間でキャンセルすることができて、S/Nの良い従って高画質のイメージを高速で送ることのできるイメージスキャナ装置を提供できる。

【0131】なお、この例ではハンディ形のイメージスキャナを示したが、原稿を原稿置き台の上に置き、光学系を主走査駆動させるようにしたディスクトップ形のイメージスキャナにも応用できる。また、光学系を位置固定とし、原稿を主走査方向に搬送するようにした構成の装置として実現することもできる。また、以上のイメージスキャナはモノクロームの装置を例に説明したが、光学系に3原色のカラーフィルタを設けて、色分解し、色別に画像信号を得ることにより、カラー画像の信号を得ることができるイメージスキャナを実現することができる。さらには、光学系を凹面鏡を用いて形成して画像をこの凹面鏡により、MOSセンサに導くようにしたり、光ファイバを束ねて構成したオプティカルファイバーにより、画像をMOSセンサに導く構成にするなど種々の変形が可能である。

【0132】(第13の実施の形態)

<ディスクトップ形のカラーイメージスキャナ>第13の実施の形態にディスクトップ形のカラーイメージスキャナに使用する光学系の構成を示す。ディスクトップ形

のカラーイメージスキャナでは光学系は定位置固定であり、原稿を主走査方向に走査する。この場合、図22に示すように、光学系に3原色のカラーフィルタを設けて、色分解し、色別に画像信号を得る。図22において、画像信号を得るMOSセンサSはラインセンサであり、画素を1ライン相当分、直線的に並べて構成してある。MOSセンサSの受光面側にはカラーフィルタFが配されている。カラーフィルタFは1ライン相当分の幅および長さをそれぞれ有するR(赤)、G(緑)、B(青)の各色成分用の光学フィルタ部が並列的に配された構成である。そして、MOSセンサSの受光面側は原稿DPの光学像をレンズL、およびカラーフィルタFを介して結像される構成である。原稿DPは、光源LPにより照明される。

【0133】カラーフィルタFは、R(赤)、G(緑)、B(青)の各色成分用の光学フィルタ部をMOSセンサSの受光面上に移動できるように駆動移動走査機構DRにより移動走査可能に支持されている。そして、赤像を受光する時はRの色成分用の光学フィルタ部を、緑像を受光する時はGの色成分用の光学フィルタ部を、そして、青像を受光する時はBの色成分用の光学フィルタ部をMOSセンサSの受光面上に位置させるように、画像の収集タイミングと同期を取りながら駆動移動制御させる。

【0134】これにより、MOSセンサSからは、R(赤)、G(緑)、B(青)の各色成分用の光学像の画像信号を得ることができる。

【0135】(第14の実施の形態)

<増幅型MOSセンサのフィルムスキャナ装置への応用>本発明の増幅型MOSセンサは、パソコンや画像ディスプレイ装置等に、例えば、35mmロングフィルムの1コマ、1コマを読み込んで画像信号を得るフィルムスキャナ装置への応用できる。

【0136】その構成例を図23に示す。図に示すように、増幅型MOSセンサによる密着形のラインセンサS、このラインセンサSの受光面側に配されるS現像済みの銀塩ロングフィルムFM、この銀塩ロングフィルムFMをラインセンサSの受光面位置上で照明する光源LP、銀塩ロングフィルムFを挟んで一方向に一定速度で搬送する一対の搬送ローラCからなる。

【0137】このような構成によれば、搬送ローラCで銀塩ロングフィルムFMを挟み、この搬送ローラCを一定速度で回転駆動させる。これにより、銀塩ロングフィルムFMは一方向に一定速度で搬送される。従って、密着形のラインセンサSで銀塩ロングフィルムFMの像を、フィルム搬送速度に同期させながら読み出し制御して、受光量対応の信号を得る。この信号は雑音のキャンセルが成されており、画像成分のみのフィルム像をライン単位で電気信号に変換して出力することができる。

【0138】(第15の実施の形態)

＜オートフォーカス機構への応用＞図24に本発明におけるMOSセンサを用いたオートフォーカス機構付きの1眼レフカメラの実施例を示す。図において、本発明の1眼レフカメラ800は焦点位置調整機構付きのレンズ801と、このレンズ801のとらえた光学像が結像されて露光されるフィルム803、カメラ800のファインダー802aにレンズ801のとらえた光学像を導くプリズム802b、本発明のオートフォーカスセンサモジュール804、ハーフミラーで構成され、レンズ801の光路上に配されて、シャッター操作することで、前記光路から完全に外れるようにした跳ね上がり式のファインダーミラー805と、このファインダーミラー805の背面に取り付けられ、前記レンズ801の光路上にこのファインダーミラー805が位置するときに、ファインダーミラー805の透過光学像をオートフォーカスセンサモジュール803に結像させるサブミラー806を備える。

【0139】オートフォーカスセンサモジュール804は本発明で用いられるノイズキャンセラ回路を備えたMOSセンサを用いており、図25に示すように、MOSセンサ804a部分の受光面の前面にはセパレータレンズ804bが固定して設けてある。MOSセンサ804aとしては2次元配列の受光面を有するものを用いている。セパレータレンズ804bは図25に示すように、一対の凸レンズが並べて配置されて構成であり、サブミラー806で分配された光学像はこのセパレータレンズ804bによりそれぞれMOSセンサ804aの受光面の別の領域に結像される構成である。一対の凸レンズが並べて配置された構成のセパレータレンズ804bでこのように光学像をMOSセンサ804aの受光面に導く構成とすることで、上記受光面には異なる領域にそれぞれ像が結像されて、一対の像が得られることになる。

【0140】このような構成のカメラは、レンズ801でとらえられる被写体像はファインダーミラー805によりプリズム802bとサブミラー806とに分配される。ファインダーミラー805に分配された被写体像はプリズム802bを通してファインダー802aに結像され、カメラ800のとらえている被写体像を観察可能にする。

【0141】一方、サブミラー806に分配された被写体像は、オートフォーカスセンサモジュール804に導かれる。オートフォーカスセンサモジュール804はMOSセンサ804aにより構成されており、MOSセンサ804a部分の受光面の前面にはセパレータレンズ804bが配置されている。そして、このセパレータレンズ804bはMOSセンサ804aの受光面にそれぞれ別の領域に結像させる。MOSセンサ804aでは受光面を形成するそれぞれの画素対応のフォトダイオードに結像された光学像の光量に対応する電気信号を発生するので、これを順に読み出す。

【0142】オートフォーカスセンサモジュール804においては、セパレータレンズ804bにより、MOSセンサ804a部分の受光面は2つの画像結像領域に事実上、分割されている状態であり、2つの画像結像領域にそれぞれ結像された被写体像は焦点が合焦（ピントが合った状態）した場合には図25（a）の806Aのように、MOSセンサ804aの出力としては各分割された画像結像領域の基準画素位置P0、P0'を中心に、それぞれ同じ画像のものがあらわれる状態になる。

10 【0143】また、前ピン（ピント位置がフィルム面から前位置にずれている状態）では図25（b）の806Bのように、MOSセンサ804aの出力としては各分割された画像結像領域の基準画素位置P0、P0'より互いに内側に近付いた位置に、それぞれ同じ画像のものがあらわれる状態となる。

20 【0144】また、後ピン（ピント位置がフィルム面より後ろの位置にずれている状態）では図25（c）の806Cのように、MOSセンサ804aの出力としては各分割された画像結像領域の基準画素位置P0、P0'より互いに外側に離れる位置に、それぞれ同じ画像のものがあらわれる状態となる。

【0145】したがって、このMOSセンサ804aの出力から、当該MOSセンサ804aの出力が前記各分割された画像結像領域の基準画素位置P0、P0'を中心に、それぞれ同じ画像のものがあらわれる状態になる方向にレンズ801をピント調整するに必要な制御量を求めてその制御量分、焦点位置調整機構を制御する。これにより、レンズ801はフィルム面に対して合焦状態になるように、ピント調整される。

30 【0146】シャッター操作がされると、ファインダーミラー805が跳ね上がり、光路から外れるので、レンズ801でとらえた被写体像はフィルム面に結像され、フィルムは露光されてピントの合った被写体像が撮影される。

【0147】本発明のオートフォーカス機構を備えたカメラは、ピントの状態検出を低消費電力・低電圧で実現でき、しかも、高速読み取りを高いS/Nを以て実現することが可能になり、早いシャッター速度で撮影する場合や、高速連写撮影においても、十分に追従してピント状態の検出ができ、即座にピント合わせ制御をして鮮明な画像を撮影することができるようになる。つまり、MOSセンサにおいて問題となっていた固定パターン雑音成分を短時間でキャンセルすることができて、S/Nの良い従って高画質のイメージを高速で読み取って高速でピント状態の検出ができ、即座にピント合わせ制御ができて鮮明な画像を撮影することができるようになる。

40 【0148】なお、ここでは1眼レフカメラを例に説明したが、オートフォーカス機構はレンズシャッターカメラや双眼鏡、光学顕微鏡などにも適用することが可能である。次に、上述した各システムで用いられる低雑音のM

OSセンサ、すなわち、固定パターンノイズが効果的に除去され、例えば、70dB以上の大きな出力ダイナミックレンジを得ることが可能なMOSセンサ、そして、このMOSセンサで用いられるノイズキャンセラ回路、および単位セルの具体例について、図面を参照して説明する。

【0149】増幅型MOSセンサを用いた固体撮像装置が受光部としてフォトダイオードを用いており、各セル毎にフォトダイオードで検出した信号をトランジスタで増幅するもので、高感度という特徴を持つ。

【0150】一般に、増幅型MOS型固体撮像装置においては、各単位セルにおける画素に相当する受光部であるフォトダイオードの出力信号を、その単位セルに設けられた増幅トランジスタを通して増幅して取り出す。そのため、この増幅の際に、増幅トランジスタの特性バラツキ対応分が信号に重畳されることになる。ゆえに、たとえ各単位セルにおける各フォトダイオードの電位がそれぞれ同じであったとしても、そのフォトダイオードの所属する単位セルでの増幅トランジスタがそれぞれ別物であり、各増幅トランジスタはその特性が微妙に異なるので、出力信号がそれぞれ同じとはならない。そのため、増幅型MOS型固体撮像装置で撮像した画像を再生すると、各単位セルでの増幅トランジスタのバラツキに対応する雑音が発生する。

【0151】このように増幅型MOS型固体撮像装置では、各単位セルでの増幅トランジスタでそれぞれ特性が微妙に異なり、各単位セルで固有なものであるために、再生した画像に場所的に固定されて分布する雑音、つまり、2次元状の雑音の発生が避けられない。この雑音は2次元空間である画面上で、場所的に固定されているという意味で、固定パターン雑音と呼ばれる。

【0152】この固定パターン雑音を除去するために設けたのが、以下、詳述する本発明で用いられるノイズキャンセラ回路である。

【0153】次に、信号電荷をセル内で増幅する増幅型MOSセンサを用いた固体撮像装置に用いられるノイズキャンセラ回路の具体的な例に触れておく。

【0154】(第16の実施の形態)図26は、本発明で用いられる第16の実施の形態に係るMOS型固体撮像装置にかかわり、特にノイズキャンセラ回路を備えたMOS型固体撮像装置の構成例を示す。単位セルP4-i-jが縦、横に2次元マトリクス状に配列されている。図では、2×2しか示していないが、実際は数千個×数千個ある。iは水平(row)方向の変数、jは垂直(column)方向の変数である。各単位セルP4-i-jの詳細は既に、図9にて説明した例えば、1₁₁、2₁₁、3₁₁、4₁₁からなる回路構成の要素の如きのものである。

【0155】本発明で用いられる固体撮像装置の応用分野としては、ビデオカメラ、電子スチルカメラ、ディジ

タルカメラ、ファクシミリ、複写機、スキャナ等がある。

【0156】垂直アドレス回路905から水平方向に配線されている垂直アドレス線906-1、906-2、…は各行の単位セルに接続され、信号を読み出す水平ラインを決めている。同様に、垂直アドレス回路5から水平方向に配線されているリセット線907-1、907-2、…は、各列の単位セルに接続されている。

【0157】各列の単位セルは列方向に配置された垂直信号線908-1、908-2、…に接続され、垂直信号線908-1、908-2、…の一端には負荷トランジスタ909-1、909-2、…が設けられている。負荷トランジスタ909-1、909-2、…のゲートとドレインは共通にドレイン電圧端子920に接続される。

【0158】垂直信号線908-1、908-2、…の他端は、MOSTランジスタ926-1、926-2、…のゲートに接続される。MOSTランジスタ926-1、926-2、…のソースはMOSTランジスタ928-1、928-2、…のドレインに接続され、MOSTランジスタ926-1、926-2、…、928-1、928-2、…はソースフォロウ回路として動作する。MOSTランジスタ928-1、928-2、…のゲートは共通ゲート端子936に接続される。

【0159】MOSTランジスタ926-1、926-2、…とMOSTランジスタ928-1、928-2、…との接続点がサンプルホールドトランジスタ930-1、930-2、…を介してクランプ容量932-1、932-2、…の一端に接続される。クランプ容量932-1、932-2、…の他端にはサンプルホールド容量934-1、934-2、…とクランプトランジスタ940-1、940-2、…が並列に接続されている。サンプルホールド容量934-1、934-2、…の他端は接地されている。クランプ容量932-1、932-2、…の他端は水平選択トランジスタ912-1、912-2、…を介して信号出力端(水平信号線)915にも接続される。

【0160】垂直アドレス回路905は、複数、ここでは2本の信号を纏めてシフトする回路であり、図27、図28、図29のいずれかの回路により実現される。図27の例では、入力信号946を多数の出力端から順次シフトして出力するアドレス回路944の出力がマルチプレクサ948により2入力信号950と合成される。図28の例では、エンコード入力954をデコードするデコーダ952の出力がマルチプレクサ956により2入力信号958と合成される。図29の例では、2つのアドレス回路960a、960bの出力を束ねて各行の制御信号線とする。

【0161】図26に示した各単位セルP4-1-i(i=1, 2, 3, …)は、例えば、図9における

$1_{11}, 2_{11}, 3_{11}, 4_{11}$ よりなる部分の如きの構成である。そして、 $906-1-i$ ($i=1, 2, 3, \sim$) は、 6_i ($i=1, 2, 3, \sim$) に相当し、 $907-1-i$ ($i=1, 2, 3, \sim$) は、 7_i ($i=1, 2, 3, \sim$) に相当し、 $908-1-i$ ($i=1, 2, 3, \sim$) は、 8_i ($i=1, 2, 3, \sim$) に相当する。

【0162】一般的に、MOS型の増幅型固体撮像装置においては、増幅トランジスタの特性バラツキが信号に影響するため、フォトダイオードの出力が同じでもセルからの出力信号が同じとはならず、写した画像を再生すると増幅トランジスタの特性バラツキ等に対応する2次元状の雑音である固定パターン雑音が発生する。つまり、MOS型の増幅型固体撮像装置においては、その受光面全面に一樣な光を当てたとしても、マトリクス配置の各画素から得られる画像信号のレベルは、各画素で一樣にならず、輝度むらのある画像信号となる。この輝度むらのある画像は雑音が2次元状に分布する雑音、つまり、画面という平面に分布する雑音であり、場所的に固定されているという意味で、固定パターン雑音と称される。

【0163】このため、本実施例においては、単位セル対応に図26に示すように、水平選択トランジスタ912の前に、この固定パターン雑音を抑圧するための回路を設けてなる雑音除去回路（ノイズキャンセラ回路）を用いるようにしている。

【0164】図31は、増幅型MOSセンサを用いた従来の固体撮像装置を示す回路構成図である。画素に相当する単位セル $P0-i-j$ が縦、横に2次元マトリクス状に配列されている。図では、 2×2 しか示していないが、実際は数千個 \times 数千個の配列である。 i は水平（row）方向の変数、 j は垂直（column）方向の変数である。各単位セル $P0-i-j$ は、フォトダイオード $1-i-j$ と、増幅トランジスタ $2-i-j$ と、垂直選択トランジスタ $3-i-j$ と、リセットトランジスタ $4-i-j$ からなる。また、2次元マトリクス状に配列されている単位セル $P0-1-1, \dots, P0-i-j, \dots$ を順に選択するために、垂直アドレス回路205と水平アドレス回路213とがある。垂直アドレス回路205には $n \times m$ 構成の2次元マトリクス状配列の単位セル $P0-1-1, \dots, P0-i-j, \dots$ の横配列数（水平（row）方向配列数）である n に対応する数のアドレス出力端子とリセット信号端子のペアがあり、水平アドレス回路213には $n \times m$ 構成の2次元マトリクス状配列の単位セル $P0-1-1, \dots, P0-i-j, \dots$ の縦配列数（垂直（column）方向配列数）である m に対応するアドレス出力端子がある。なお、 m, n, i, j は任意の整数である。

【0165】そして、水平（row）方向に並ぶ単位セル $P0-1-1, P0-1-2, \dots, P0-2-j, \dots$ に沿って1本ずつ、垂直アドレス回路205から水平（row）

）方向に垂直アドレス線 $6-1, 6-2, \dots$ が順に配線されており、これら垂直アドレス線 $6-1, 6-2, \dots$ はそれぞれ垂直アドレス回路205の n 個のアドレス出力端子のうち、対応する一つに接続されている。

【0166】また、水平（row）方向に並ぶ単位セル $P0-1-1, P0-1-2, \dots, P0-2-j, \dots$ に沿って1本ずつ、垂直アドレス回路205から水平（row）方向にリセット信号線 $7-1, 7-2, \dots$ が順に配線されており、これらリセット信号線 $7-1, 7-2, \dots$ はそれぞれ垂直アドレス回路205の n 個のリセット信号端子のうち、対応する一つに接続されている。

【0167】また、垂直方向に並ぶ単位セル $P0-1-1, P0-1-2, \dots, P0-2-j, \dots$ に沿って1本ずつ、水平アドレス回路213から垂直方向に垂直信号線 $8-1, 8-2, \dots$ が順に配線されており、これら垂直信号線 $8-1, 8-2, \dots$ はそれぞれ水平アドレス回路213の m 個のアドレス出力端子のうち、対応する一つに接続されている。

【0168】垂直アドレス回路205から水平方向に配線されている垂直アドレス線 $6-1, 6-2, \dots$ は各行の単位セルの垂直選択トランジスタ $3-1-1, \dots$ のゲートに接続され、信号を読み出す水平ラインを決めている。同様に、垂直アドレス回路205から水平方向に配線されているリセット線 $7-1, 7-2, \dots$ は、それぞれ対応する各行のリセットトランジスタ $4-1-1, \dots$ のゲートに接続されている。

【0169】入射光を検出するフォトダイオード $1-i-j$ は、入射光を検出する受光部を形成するものであって、受光量対応の信号電荷を発生するものであり、1つのフォトダイオードで1画素を構成する。増幅トランジスタ $2-i-j$ は、このフォトダイオード $1-i-j$ の発生した信号電荷を増幅して検出信号として出力するものであり、フォトダイオード $1-i-j$ のカソードが自己のゲートに接続されることにより、フォトダイオード $1-i-j$ の信号電荷を増幅してその信号電荷対応の増幅出力を検出信号としてドレイン側に発生するものである。

【0170】垂直選択トランジスタ $3-i-j$ は、直流のシステム電源と増幅トランジスタ $2-i-j$ のドレイン側との間に自己のソース・ドレイン間が接続され、自己のゲート側は垂直アドレス回路205の垂直アドレス線 $6-j$ に接続される。

【0171】リセットトランジスタ $4-i-j$ は直流のシステム電源とフォトダイオード $1-i-j$ のカソードとの間に自己のソース・ドレイン間が接続され、動作時にフォトダイオード $1-i-j$ の信号電荷をリセットする。

【0172】つまり、具体的には垂直選択トランジスタ $3-i-j$ のソース側とリセットトランジスタ $4-i-j$ のソース側が、直流のシステム電源のドレイン電圧端

子に共通に接続されて、ドレイン電圧が供給されるようにしてある。

【0173】上述したように、垂直アドレス回路205から水平方向に配線されている垂直アドレス線6-1, 6-2, …は各行の単位セルの垂直選択トランジスタ3-1-1, …のゲートに接続され、信号を読み出す水平ラインを決めている。同様に、垂直アドレス回路205から水平方向に配線されているリセット線7-1, 7-2, …は、各行のリセットトランジスタ4-1-1, …のゲートに接続されている。

【0174】従って、 $n \times m$ 構成 (n 行 m 列の配列構成)の画素の読み出しにおいて、 n ライン存在する水平ライン(行方向ライン)を、その読み出し走査順にアクティブにすべく、垂直アドレス回路205が垂直アドレス線6-1, 6-2, …を順次アクティブにし、また、画素の信号電荷をリセットするように、出力端子に信号出力をすべく、動作する構成としてある。

【0175】以上が、画像検出部であり、この画像検出部のほかにこの画像検出部が検出した画像を読み出す出力部がある。出力部は負荷トランジスタ9-1, 9-2, …、信号転送トランジスタ10-1, 10-2, …、蓄積容量11-1, 11-2, …、水平(row)選択トランジスタ12-1, 12-2, …から成り、次のような構成である。

【0176】すなわち、各列の単位セルの増幅トランジスタ2-1-1, 2-1-2, …のソース側は列方向に配置された垂直信号線8-1, 8-2, …のうち、自己の対応する列のものにそれぞれ接続されている。また、各列の単位セル対応に、それぞれ一つずつ、負荷トランジスタ9-1, 9-2, …が設けられており、垂直信号線8-1, 8-2, …の一端はこれら各負荷トランジスタ9-1, 9-2, …のうちの対応する一つと、その負荷トランジスタのソース・ドレイン側を介して直流のシステム電源に接続される。

【0177】また、垂直信号線8-1, 8-2, …の他端は、1行分の信号を取り込む信号転送トランジスタ10-1, 10-2, …のうちの自己に対応する一つを介して、1行分の信号を蓄積する蓄積容量11-1, 11-2, …のうちの自己に対応する一つに接続されるとともに、水平アドレス回路213から供給される水平アドレスパルスにより選択される水平(row)選択トランジスタ12-1, 12-2, …を介して信号出力端(水平信号線)215に接続されている。

【0178】つまり、垂直信号線8-1, 8-2, …の他端は、信号転送トランジスタ10-1, 10-2, …のうちの対応する一つのトランジスタのソース・ドレインを介して蓄積容量11-1, 11-2, …のうちの対応する一つの蓄積容量の一端側に接続されるとともに、水平(row)選択トランジスタ12-1, 12-2, …のうちの対応する一つのトランジスタのソース・ドレイン

を介して信号出力端(水平信号線)215に接続される。また、各蓄積容量11-1, 11-2, …の他端は接地され、信号転送トランジスタ10-1, 10-2, …のゲート側は共通ゲート214に接続される。共通ゲート214には、信号転送すべきタイミングにおいて信号転送パルスを印加することで、信号転送トランジスタ10-1, 10-2, …をオンさせて、垂直信号線8-1, 8-2, …に現れた電圧を、増幅信号蓄積容量11-1, 11-2, …に転送して蓄積させることができる。水平アドレス回路213は、水平1ライン当たりの読み出すべき画素位置を順次選択してゆくためのものであって、 $n \times m$ 構成 (n 行 m 列構成)の画素の読み出しにおいて、水平1ラインの読み出し走査速度対応に、その時々走査位置に該当する画素位置の水平(row)選択トランジスタ12-1, 12-2, …をアクティブにするように水平アドレスパルスを発生する構成としてある。

【0179】従って、 $n \times m$ 構成 (n 行 m 列構成)の画素の読み出しにおいて、順次ライン位置を変えながらそのラインにおける画素の信号を読み出すといった走査を制御をすることができる。

【0180】図32のタイミングチャートを参照して、この従来のMOS型固体撮像装置の動作について説明する。垂直アドレス回路205より、垂直アドレス線6-iに当該垂直アドレス線6-iをハイレベルにするアドレスパルスが印加されると、この行の選択トランジスタ3-i-1, 3-i-2, …のみオンとなり、この行の増幅トランジスタ2-i-1, 2-i-2, …と負荷トランジスタ9-1, 9-2, …でソースフォロワ回路が構成される。

【0181】これにより、増幅トランジスタ2-i-1, 2-i-2, …のゲート電圧、すなわちフォトダイオード1-i-1, 1-i-2, …の電圧とほぼ同等の電圧が垂直信号線8-1, 8-2, …に現れる。

【0182】このとき、信号転送トランジスタ10-1, 10-2, …の共通ゲート214に信号転送パルスを印加すると、増幅信号蓄積容量11-1, 11-2, …には垂直信号線8-1, 8-2, …に現れた電圧とその容量との積で表される増幅された信号電荷が蓄積される。

【0183】増幅信号蓄積容量11-1, 11-2, …に信号電荷が蓄積された後、垂直アドレス回路5は、リセットライン7-iにリセットパルスを印加する。そして、このリセットパルスによりリセットトランジスタ4-i-1, 4-i-2, …はオンされ、フォトダイオード1-i-1, 1-i-2, …に蓄積された信号電荷はリセットトランジスタ4-i-1, 4-i-2, …を介して放電される。これにより、フォトダイオード1-i-1, 1-i-2, …はリセットされたことになる。

【0184】つぎに、水平アドレス回路213から水平

アドレスパルスで水平選択トランジスタ12-1, 12-2, …に順次印加する。すると、水平選択トランジスタ12-1, 12-2, …はこの水平アドレスパルスの印加されている間、オンとなる。そして、増幅信号蓄積容量11-1, 11-2, …に蓄積されていた信号電荷は、オンとなった水平選択トランジスタ12-1, 12-2, …を通して蓄積信号出力端（水平信号線）215から出力される。これにより、1行分の画像信号が出力信号として得られる。

【0185】この動作を次の行（水平ライン）、次の行と順次続けることにより、2次元状に配置されたフォトダイオードのすべての信号を読み出すことができる。

【0186】このように、順次、ライン位置を変えながら読み出し制御を行うことで、1画面分の画像信号を順次取り出すことができ、連続的にこの動作を繰り返すと動画像が得られることになる。

【0187】上述した従来のMOS型固体撮像装置の単位セルP0-i-jは、フォトダイオード1-i-jからの電荷信号を増幅する増幅トランジスタ2-i-j、信号を読み出すラインを選択する垂直選択トランジスタ3-i-j、増幅トランジスタのゲートのゲートを充放電するリセットトランジスタ4-i-jの計3つのトランジスタを用いる。

【0188】しかし、MOS型固体撮像装置は、増幅トランジスタ2-i-jを用いて電荷信号は増幅して出力させるので、この増幅トランジスタ2-i-jによる雑音の問題がついて回る。つまり、増幅トランジスタ2-i-jは画素である単位セル毎に設けられるが、フォトダイオードが光を受けていないときにも、増幅トランジスタは出力を発生する。これは増幅トランジスタの特性上、避けることができない暗電流や熱雑音などのバラツキに起因するものであり、マトリクス配置の各画素セルでそれぞれ異なる固有のものであるから、一様な光を受光面全面に当てたとしても、得られる画像信号のレベルは、各画素で一様にならず、輝度むらのある画像信号となる。この輝度むらのある画像は雑音が2次元状に分布する雑音、つまり、画面という平面に分布する雑音であり、場所的に固定されているという意味で、固定パターン雑音と称される。この雑音の問題は大きく、画素を微細化することによって一層、顕著になるから撮像用には、その改善や対策が必要である。

【0189】この固定パターン雑音を除去するために、第16の実施の形態では、単位セル対応に、水平選択トランジスタ12の前に、この固定パターン雑音を抑圧するための回路を設けてなる雑音除去回路（ノイズキャンセラ回路）を用いるようにしている（図26参照）。

【0190】尚、図26では、雑音除去回路としては一例として電圧領域で信号と雑音との差分をとる相関二重サンプリング型を示すが、雑音除去回路の型は、相関二重サンプリング型には限定されず、種々の雑音除去回路

を用いることができる。

【0191】図30のタイミングチャートを参照して、図26の構成のノイズキャンセラ回路付きMOS型固体撮像装置の動作について説明する。なお、負荷トランジスタ909の共通ドレイン端子920、インピーダンス変換回路のトランジスタ928の共通ゲート端子936、クランプトランジスタ940の共通ソース端子938はDC駆動であるので、タイミングチャートから省略している。

【0192】垂直アドレス線906-1にハイレベルのアドレスパルスを印加すると、当該垂直アドレス線906-1に接続されている単位セルP4-1-1, P4-1-2, …の垂直選択トランジスタ965がオンとなり、増幅トランジスタ964と負荷トランジスタ909-1, 909-2, …でソースフォロワ回路が構成される。

【0193】サンプルホールドトランジスタ930-1, 930-2, …の共通ゲート937をハイレベルとしてサンプルホールドトランジスタ930-1, 930-2, …をオンする。この後、クランプトランジスタ940-1, 940-2, …の共通ゲート942をハイレベルとしてクランプトランジスタ940-1, 940-2, …をオンする。

【0194】次に、クランプトランジスタ940-1, 940-2, …の共通ゲート942をローレベルとしてクランプトランジスタ940-1, 940-2, …をオフする。このため、垂直信号線908-1, 908-2, …に現れている信号プラス雑音成分はクランプ容量932-1, 932-2, …に蓄積される。

【0195】この後、垂直アドレスパルスをローレベルに戻した後、リセット線907-1にハイレベルのリセットパルスを印加すると、当該リセット線7-1に接続されている単位セルP4-1-1, P4-1-2, …のリセットトランジスタ966がオンとなり、出力回路968の入力端子の電荷がリセットされる。

【0196】再び、垂直アドレス線906-1にハイレベルのアドレスパルスを印加すると、当該垂直アドレス線906-1に接続されている単位セルP4-1-1, P4-1-2, …の垂直選択トランジスタ965がオンとなり、増幅トランジスタ964と負荷トランジスタ909-1, 909-2, …でソースフォロワ回路が構成され、信号成分がリセットされた雑音成分のみが垂直信号線908-1, 908-2, …に現れる。

【0197】前述したように、クランプ容量932-1, 932-2, …には信号プラス雑音成分が蓄積されているので、クランプノード941-1, 941-2, …には垂直信号線908-1, 908-2, …の電圧変化分、すなわち信号成分プラス雑音成分から雑音成分を差し引いた、固定パターン雑音のない信号電圧のみが現れる。

【0198】そして、サンプルホールドトランジスタ930-1, 930-2, …の共通ゲート937をローレベルとしてサンプルホールドトランジスタ930-1, 930-2, …をオフする。このため、クランプノード941-1, 941-2, …に現れている雑音のない電圧がサンプルホールド容量934-1, 934-2, …に蓄積される。

【0199】この後、水平選択トランジスタ912-1, 912-2, …に水平アドレスパルスを順次印加することにより、サンプルホールド容量934-1, 934-2, …に蓄積されている雑音のないフォトダイオード962の信号が出力端子（水平信号線）915から読み出される。

【0200】以下、同様に、垂直アドレス線906-2, 906-3, …について上述の動作を繰り返すことにより、2次元状に配置された全てのセルの信号を取り出すことが出来る。

【0201】ここで、図30のタイミングの先後関係を説明する。必須の順番は、次の通りである。

[垂直アドレスパルスの立ち上がり・サンプルホールドパルスの立ち上がり・クランプパルスの立ち上がり→リセットパルスの立ち上がり→リセットパルスの立ち下がり→サンプルホールドパルスの立ち下がり→垂直アドレスパルスの立ち下がり]

なお、垂直アドレスパルスの立ち上がり、サンプルホールドパルスの立ち上がり、クランプパルスの立ち上りの前後関係は任意であるが、好ましくは上述した順番がよい。

【0202】このように、図30の動作によれば、クランプノード941には、信号（プラス雑音）がある時と、増幅トランジスタのゲートがリセットされて信号がない時の差の電圧が現れるため、単位セルP4-1-i ($i=1, 2, 3, 4\sim$)における増幅トランジスタの特性バラツキに起因した固定パターン雑音が補償される。すなわち、クランプトランジスタ930、クランプ容量931、サンプルホールドトランジスタ940、サンプルホールド容量934からなる回路がノイズキャンセラとして作用する。

【0203】なお、本実施例のノイズキャンセラは、ソースフォロワ回路からなるインピーダンス変換回路926, 928を介して垂直信号線908に接続されている。すなわち、垂直信号線はトランジスタ926のゲートに接続されている。このゲート容量は非常に小さいので、セルの増幅トランジスタは垂直信号線908-1, 908-2, …のみを充電するので、CRの時定数が短く、すぐに定常状態になる。そのため、リセットパルスの印加タイミングを早くすることができ、短時間でノイズキャンセル動作をさせることができる。テレビジョン信号の場合、ノイズキャンセル動作は水平ブランキング期間内に行う必要があり、短時間で正確にノイズキャン

セルできることは大きな長所である。さらに、ノイズキャンセル動作に含まれる信号プラス雑音出力時と雑音出力時とで、単位セルから見たノイズキャンセラのインピーダンスが同じであるので、正確にノイズをキャンセルすることができる。

【0204】すなわち、“雑音成分”出力時と“信号成分+雑音成分”出力時とで、単位セルから見たノイズキャンセラ回路のインピーダンスがほぼ同一である。そのため、両出力時で雑音成分はほぼ同一となり、両者の差分をとると、正確に雑音出力を除去できて信号成分のみを取り出すことが可能となる。従って、正確にノイズをキャンセルすることができる。また、単位セルからノイズキャンセラ回路を見ると、インピーダンス的にはゲート容量しか見えず、その容量は非常に小さいので、短時間に確実にノイズをキャンセルすることができる。

【0205】次に、本実施例のノイズキャンセラ回路の素子構造を説明する。

【0206】図26の回路構成からわかるように、クランプ容量932とサンプルホールド容量934が直接接続されて近接しているため、これらを同一面上に積層して形成することができ、ノイズキャンセラ回路部分を小型化できる。

【0207】具体的には、図33に示すように、シリコン基板872上に第1の絶縁膜874を介して第1の電極876を形成することにより、サンプルホールド容量34を構成し、さらに第1の電極876上に第2の絶縁膜878を介して第2の電極880を形成することにより、クランプ容量832を構成する。

【0208】この図からも明らかのように、第1の電極876が共通電極となり、クランプ容量832とサンプルホールド容量834が積層形成されているので、個別に形成する場合の1/2の面積で同じ容量値を得ることが可能となる。

【0209】本実施例においては、単位セルP4-1-1, P4-1-2, …や、垂直アドレス回路905、水平アドレス回路913などの周辺回路は、p⁺型基板上にp⁺型不純物層を形成した半導体基板上に形成されている。

【0210】図34(a)、図34(b)は、このような半導体基板の断面図である。

【0211】図34(a)に示すように、p⁺型基板881上にp⁺型不純物層882を形成した半導体基板にフォトダイオード883などのセル要素が形成されている。

【0212】半導体基板をこのような構成にすることにより、p⁻/p⁺境界にある拡散電位により、p⁻型基板81で発生した暗電流がp⁺側へ流れ込むのを一部防止することができる。

【0213】電子の流れを詳しく解析した結果を簡単に述べると、p⁻側で発生した電子にとってp⁺不純物層8

82の厚さが p^+ と p^- の濃度の比倍すなわち $L \cdot p^+ / p^-$ に見える。

【0214】すなわち、図34(b)に示すように、暗電流の発生源である p^- 基板881からフォトダイオード883までの距離が p^+ / p^- 倍遠くなったように見えることになる。暗電流は、基板深部から流れ込むもの以外にフォトダイオード883近傍の空乏層内で発生するものがあり、この空乏層内で発生する暗電流は、基板深部から流れ込む暗電流とほぼ同じ程度ある。空乏層の厚さは約 $1 \mu m$ 程度であり、基板深部から流れ込む暗電流は約 $100 \mu m$ の深さからも流れてくる。この深さは p 型半導体内部での電子の拡散距離と呼ばれているものである。この厚さの差にも関わらず暗電流が同等なのは、単位体積あたりの暗電流の発生確率が空乏層内部の方が高いためである。ここで、空乏層で発生する暗電流は原理的に信号電流と分離することができないので、暗電流の低減は基板深部から流れ込む成分を減ずることによってなされる。

【0215】また、 p^- 型基板71上に p^+ 型不純物層72を形成した半導体基板にセルを形成するので、暗電流が発生することによる基板電位の変動を防止することができ、 p 型基板は厚いため、抵抗が低く、後述するように、雑音除去回路を確実に動作させることができる。

【0216】また、素子温度が上昇すると基板深部からの成分の方が急激に増加するので、これが重要である。その目安は、基板深部からの成分が空乏層で発生した成分よりも十分小さいことであり、具体的には、基板深部からの暗電流が空乏層内部からのものに比べて約1桁下であればいい。すなわち、 p^+ / p^- を10に設定して基板深部からのものを約 $1 / 10$ にすればいい。

【0217】さらに、基板深部からの暗電流は、 n 型基板と p 型ウェルとで構成される半導体基板ではほぼ全くないといつてよいが、このような半導体基板と同じレベルにするためには p^+ / p^- を100に設定して基板深部からの暗電流を約 $1 / 100$ にする必要がある。

【0218】従来の実績のあるCCDでは、 n 型の埋め込みチャネルの不純物濃度が約 10^{16} cm^{-3} 程度であり、この埋め込みチャネルの拡散層を安定して製造するための埋め込みチャネルを囲む p 型層（ここでは p 型基板）の不純物濃度は約 10^{16} cm^{-3} である。

【0219】 p^+ 層の濃度は p^+ / p^- を10にする場合は約 10^{16} cm^{-3} 程度、 p^+ / p^- を100にする場合は約 10^{17} cm^{-3} 程度となり、 n 型の埋め込みチャネルの不純物濃度の約 10^{16} cm^{-3} と同程度又は1桁逆転してしまう。

【0220】このため、従来実績のあるCCDではこのような不純物濃度の p^+ 層を使うことは考えられなかった。また、 p^- 層の濃度を下げると基板のシート抵抗が高くなるという問題が出てくる。

【0221】しかしながら、増幅型のMOS撮像装置で

はCCDの埋め込みチャネルがないため p^- 層の濃度を下げずに p^+ / p^- の値をある程度自由に設定できる。

【0222】そこで、 p 型ウェルの抵抗を下げ、 n 型基板と p 型ウェルとで構成される半導体基板の構造を改善することによってもセルを構成することができる。

【0223】図35は、 n 型基板885上にシート抵抗の低い p^+ ウェル886を用いた単位セルの断面図である。また、図36は、CCDの単位セルの断面図を示す。

10 【0224】CCDの単位セルの n 型基板887、 p 型ウェル886、 n 型埋め込みチャネル889の不純物濃度は安定して製造を行うために、それぞれ約 10^{14} cm^{-3} 、約 10^{16} cm^{-3} 、約 10^{16} cm^{-3} 程度にしてある。

【0225】 n 型フォトダイオード890の不純物濃度はある程度自由に設定できるため製造上の制約はあまりない。 p 型ウェル886のシート抵抗は上記の不純物濃度では約 $100 \text{ k}\Omega / \square$ 程度の値である。CCDは、前述のようにこのような高い値でも雑音が非常に小さい。

20 【0226】一方、増幅型のMOS撮像装置で雑音除去回路を使用する場合、この p 型ウェルのシート抵抗は非常に重要である。何故ならば、リセットパルスによる p 型ウェル886の電位の擾乱が収まる時間がこの装置を応用するシステムにマッチングしなければならないからである。

【0227】現行のテレビ方式であるNTSC方式では、雑音除去回路を動作させるのは水平帰線期間である約 $11 [\mu s]$ の間である。この時間のあいだに p 型ウェル886の電位の擾乱が $0.1 [\text{mV}]$ 程度まで収まる必要がある。

30 【0228】この $0.1 [\text{mV}]$ という非常に小さい値は、CCDの雑音電圧出力がこの程度であることから起因している。 $11 [\mu s]$ という非常に短い時間で $0.1 [\text{mV}]$ という非常に小さい値に落ちつかせるには、詳しい解析によると p 型ウェル886のシート抵抗を $1 \text{ k}\Omega / \square$ 以下にしなければならない。これは従来のCCDの約 $1 / 100$ である。

40 【0229】そのためには、 p 型ウェル886の不純物濃度を約100倍にする必要があり、 p 型基板のところで前述したように、CCDでは不可能な濃度である。さらにハイビジョンテレビ方式では水平帰線期間が $3.77 [\mu s]$ であり、 p 型ウェル886のシート抵抗を $300 \Omega / \square$ 以下にしなければならない。

【0230】他の変形例としては、高濃度の p^+ 型サンドイッチ層を基板上に形成し、表面をそれより濃度の低い p 型層にすることが考えられる。

【0231】図37は、 p^- 型基板91と p 型層893との間に p^+ 型サンドイッチ層892を形成した半導体基板の構成を示す図である。また、図38は、 n 型基板895と p 型層897との間に p^+ 型サンドイッチ層896を形成した半導体基板の構成を示す図である。

【0232】このようなp⁺型サンドイッチ層は高加速
度のメガボルトイオン打ち込み機により実現できる。

【0233】上記p型層には、単位セルの構成要素である
フォトダイオード883、トランジスタなどの他に、
水平アドレス回路、垂直アドレス回路などの周辺回路も
形成される。

【0234】図39は、フォトダイオード883の周囲
を高濃度のp型ウェル1103で囲み、n型基板110
1上の他の部分を他のp型ウェル1102で形成するこ
とにより構成される半導体基板の構成を示す図である。

【0235】このような構成を採用することにより、フ
ォトダイオード883への暗電流の漏れ込みを防止する
ことができる。なお、半導体基板1101は、p⁻型基
板であってもよい。

【0236】さらに、セル周辺の水平アドレス回路や垂
直アドレス回路の一部又は全部を形成するp型ウェルの
濃度は回路設計の方から決められており、セルの最適値
とは異なるため撮像領域を形成するp型ウェルとは別の
p型層にすることも考えられる。

【0237】図40は、n型基板1105上に撮像領域
を構成するp型ウェル1106を形成するとともに、周
辺回路部を構成する他のp型ウェル1107を別々に形
成した半導体基板の構成を示す図である。

【0238】このような構成とすることにより、各構成
要素に適したp型ウェルを形成することができる。な
お、上記n型基板1105は、p⁻型基板であっても良
い。

【0239】図41は、n型基板1105上に撮像領域
を形成するp⁺型サンドイッチ層1108及び濃度の低い
p型層1109を形成するとともに、周辺回路部に他
のp型ウェル1107を形成したものである。

【0240】このような構成とすることにより、各構成
要素に適したp型ウェルを形成することができ、フォト
ダイオードへの暗電流の漏れ込みを防止することができ
る。なお、上記n型基板1105は、p⁻型基板であつ
ても良い。

【0241】以上説明したように、本実施例によれば、
単位セルの出力をノイズキャンセラ回路を介して出力し
ているので、単位セルの増幅トランジスタの特性バラツ
キに応じた固定パターン雑音を抑えることができる。ま
た、ノイズキャンセラ回路においては、クランプ容量9
932-1、9932-2、…（以下、これらを9932と
総称する。他の添え字付きの部材についても同様）とサ
ンプルホールド容量9934が直接接続されて近接してい
るので、これらを同一面上に積層して形成することがで
き、容量を小型化できる。

【0242】さらに、単位セルの出力をインピーダンス
変換回路を介してノイズキャンセラに供給しているの
で、雑音出力時と信号プラス雑音出力時とで、単位セル
から見たノイズキャンセラのインピーダンスがほぼ同一

であるため、両出力時で雑音成分はほぼ同一となり、両
者の差分をとると、正確に雑音出力を除去でき、信号成
分のみ取り出すことが可能となり、正確にノイズをキャン
セルすることができる。また、単位セルからノイズキャン
セラを見ると、インピーダンス的にはゲート容量しか見え
ず、その容量は非常に小さいので、短時間に確実に
ノイズをキャンセルすることができる。

【0243】また、単位セルを形成する半導体基板とし
て、p⁻型不純物基体と、p⁻型不純物基体上に形成され
たp⁺型不純物層とからなる基板を用いることにより、
単位セルに進入する暗電流を低減することができ、か
つ、基板表面の電位を安定させることができるので、雑
音除去回路（ノイズキャンセラ回路）を確実に動作させ
ることができる。

【0244】尚、第16の実施の形態において示した上
述のノイズキャンセラ回路部分は一例であり、他の公知
の回路を適用可能である。

【0245】以上、この発明によれば、単位セルでの光
電変換ゲインを高くして高感度を得ると共に、寄生容量
を介する増幅トランジスタのゲートへの垂直信号線等か
らの雑音の飛び込みを抑圧して低雑音を実現可能な固体
撮像装置が得られる。また、この高感度、低雑音の固体
撮像装置を用いた高解像度、高画質の応用装置が得られ
る。

【0246】なお、本発明は上述の具体例に限定される
ことなく、種々変形して実施可能である。

【0247】

【発明の効果】以上のようにこの発明によれば、素子分
離領域近辺の結晶不整合が空乏化することにより発生す
るリーク電流によって再生画像を著しく劣化させること
のない固体撮像装置を提供することができる。また、こ
の高感度、低雑音の固体撮像装置を用いた高解像度、高
画質の応用装置が得られる。

【図面の簡単な説明】

【図1】この発明の固体撮像装置の第1の実施の形態に
係る単位セルの構造を示したもので、(a)は断面図、
(b)はその平面図である。

【図2】図1のように構成された固体撮像装置の単位画
素の不純物のプロファイルを示した特性図である。

【図3】第1の実施の形態の変形例を示したもので、単
位セルの構造の断面図である。

【図4】図3のように構成された固体撮像装置の単位画
素の不純物のプロファイルを示した特性図である。

【図5】第1の実施の形態の第2の変形例を示したもの
で、単位セルの構造の断面図である。

【図6】この発明の第2の実施の形態に係る単位セルの
断面構造を示したもので、(a)は断面図、(b)はそ
の平面図である。

【図7】この発明の第3の実施の形態に係る単位セルの
断面構造を示したもので、(a)は断面図、(b)はそ

の平面図である。

【図8】第3の実施の形態の変形例を示したもので、

(a)は断面図、(b)はその平面図である。

【図9】従来の一般的な増幅型MOSセンサと称される固体撮像素子の回路図の一例を示した図である。

【図10】単位画素のうちフォトダイオード部分の構造を示すもので、(a)は断面図、(b)は平面図である。

【図11】従来の固体撮像装置の単位画素の不純物のプロファイルを示した特性図である。

【図12】固体撮像素子の基本的構成を示す図である。

【図13】画像検出部としてMOSセンサを用いた装置の一般的構成を示す図である。

【図14】カラーフィルタアレ-104とMOSセンサ105を一体化した構成のMOS撮像デバイスの一例を示す断面図である。

【図15】本発明の第5の実施の形態を説明するための図であって、本発明におけるMOSセンサを用いたビデオカメラの実施例を示す構成図である。

【図16】本発明の第6の実施の形態を説明するための図であって、本発明におけるMOSセンサを用いた別のビデオカメラの実施例を示す構成図である。

【図17】本発明の第7の実施の形態を説明するための図であって、本発明における増幅型MOSセンサのネットワークシステムでの応用例を説明するための図である。

【図18】本発明の第8の実施の形態を説明するための図であって、本発明における増幅型MOSセンサのステルカメラへの応用例を説明するための図である。

【図19】本発明の第9の実施の形態を説明するための図であって、本発明におけるMOSセンサを用いたファクシミリ装置の実施例を示す図である。

【図20】本発明の第10の実施の形態を説明するための図であって、本発明におけるMOSセンサを用いた電子複写機の実施例を示す図である。

【図21】本発明の第11の実施の形態を説明するための図であって、本発明におけるMOSセンサを用いたハンディ形イメージスキャナの実施例を示す図である。

【図22】本発明の第12の実施の形態を説明するための図であって、機械切り替え式のカラーフィルタを用いた増幅型MOSセンサの構成例を示す図である。

【図23】本発明の第13の実施の形態を説明するための図であって、本発明における増幅型MOSセンサのフィルムスキャナ装置への応用例を説明するための図である。

【図24】本発明の第14の実施の形態を説明するための図であって、本発明におけるMOSセンサを用いたオ

ートフォーカス機構付きの1眼レフカメラの実施例を示す図である。

【図25】オートフォーカス機構の焦点合わせの原理を説明するための図である。

【図26】本発明の第15の実施の形態を説明するための図であって、MOS型固体撮像装置の構成例を示す回路図である。

【図27】第15の実施の形態における垂直アドレス回路の回路構成例を示す図である。

10 【図28】第15の実施の形態における垂直アドレス回路の他の回路構成例を示す図である。

【図29】第15の実施の形態における垂直アドレス回路のさらに他の回路構成例を示す図である。

【図30】第15の実施の形態の動作を示すタイミングチャートである。

【図31】MOS型固体撮像装置の従来例の構成を示す回路図である。

【図32】図31に示す従来のMOS型固体撮像装置の動作を示すタイミングチャートである。

20 【図33】第15の実施の形態におけるノイズキャンセル部分の装置構造を示す断面図、である。

【図34】第15の実施の形態における単位セルの装置構造を示す断面図である。

【図35】第15の実施の形態における単位セルの部分の半導体基板の変形例を示す図である。

【図36】CCD型固体撮像装置の従来例のセルの断面図である。

【図37】第15の実施の形態における単位セルの部分の半導体基板の他の変形例を示す図である。

30 【図38】第15の実施の形態における単位セルの部分の半導体基板のさらに他の変形例を示す図である。

【図39】第15の実施の形態における単位セルの部分の半導体基板のさらに他の変形例を示す図である。

【図40】第15の実施の形態における単位セルの部分の半導体基板のさらに他の変形例を示す図である。

【図41】第15の実施の形態における単位セルの部分の半導体基板のさらに他の変形例を示す図である。

【符号の説明】

21…シリコン基板、

40 22…n型領域、

23…素子間分離絶縁層、

24…p⁺領域(チャネルストップ用)、

25…空乏層、


26…結晶不整合、

27…素子間分離絶縁層の端部、

29…p⁺領域(界面準位シールド用)、

30…p⁺領域(欠陥シールド用)。


【圖2】




【图 12】




【図4】




【圖 1 1】




【図6】




【図7】




【図8】




【図9】




【図13】





【圖 14】




【图 1.7】




【図 27】




【圖 15】




【圖 16】




【図18】




【図19】




【図28】




【図20】




【図35】




【図36】




【図23】




【図24】




【図25】




【図37】




【図29】




【図33】




【図26】




【図31】




【図38】




【図30】




【図32】




【図34】




【図39】



【図40】



【図41】



フロントページの続き

(72)発明者 井上 郁子

神奈川県川崎市幸区小向東芝町1番地 株
式会社東芝研究開発センター内

(72)発明者 野崎 秀俊

神奈川県川崎市幸区小向東芝町1番地 株
式会社東芝研究開発センター内